<sup id="6syw0"></sup>
<strike id="6syw0"></strike>
<strike id="6syw0"></strike>
本文以電子不停車收費系統(tǒng)課題為背景，設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對數(shù)字收發(fā)機方案進行設(shè)計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
標(biāo)簽： 4DQPSK FPGA 全數(shù)字
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
很全的DSP電機控制原理圖和PCB圖，SCH和PCB資料全，是學(xué)習(xí)和了解DSP的好文件,希望對要學(xué)習(xí)和了解DSP的朋友帶來幫助。
上傳時間： 2013-05-24
上傳用戶：13215175592
在仿真環(huán)境下實現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)
上傳時間： 2013-08-03
上傳用戶：tdyoung
LED全攻略的全部說明，請各位下載仔細查看地。
標(biāo)簽： LED
上傳時間： 2013-07-28
上傳用戶：13160677563
許繼的2812開發(fā)全套驅(qū)動程序，很全很實用的
上傳時間： 2013-05-22
上傳用戶：shiny3333
手機 開發(fā) 用的 全 modem 資料
上傳時間： 2013-04-24
上傳用戶：JESS
很全的電子元器件基礎(chǔ)知識講義,希望喜歡的朋友收藏！
上傳時間： 2013-07-01
上傳用戶：zl5712176
本文講述了一種運用于功率型MOSFET 和IGBT 設(shè)計性能自舉式柵極驅(qū)動電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關(guān)應(yīng)用場合。不同經(jīng)驗的電力電子工程師們都能從中獲益。在大多數(shù)開關(guān)應(yīng)用中
標(biāo)簽： 6076 AN 高電壓 柵極驅(qū)動器IC
上傳時間： 2013-04-24
上傳用戶：520
自適應(yīng)濾波器是統(tǒng)計信號處理的一個重要組成部分。在實際應(yīng)用中，由于沒有充足的信息來設(shè)計固定系數(shù)的數(shù)字濾波器，或者設(shè)計規(guī)則會在濾波器正常運行時改變，因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計環(huán)境下運算結(jié)果所產(chǎn)生的信號或需要處理非平穩(wěn)信號時，自適應(yīng)濾波器可以提供一種吸引人的解決方法，而且其性能通常遠優(yōu)于用常規(guī)方法設(shè)計的固定濾波器。此外，自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手，介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計方法，對幾種基于最小均方誤差準(zhǔn)則或最小平方誤差準(zhǔn)則的自適應(yīng)濾波器算法進行研究，最終基于一改近的LMS算法設(shè)計復(fù)數(shù)自適應(yīng)濾波器，并以VHDL語言編寫在maxplus平臺上進行仿真測試。
標(biāo)簽： FPGA 自適應(yīng)濾波器
上傳時間： 2013-07-11
上傳用戶：W51631
自適應(yīng)濾波器的硬件實現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來越強大，對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點M文件，改變自適應(yīng)參數(shù)，進行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設(shè)計的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設(shè)計的8階自適應(yīng)濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計理念與設(shè)計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標(biāo)簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時間： 2013-06-01
上傳用戶：ynwbosss
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
