此為本人經(jīng)過長(zhǎng)達(dá)3年多的嘔心瀝血搜集整理而的CHM版的綜合資料大全,內(nèi)容函蓋了軟件技術(shù)（DELPHI，NET，JAVA方面）、項(xiàng)目管理（項(xiàng)目文檔、需求、風(fēng)險(xiǎn)、測(cè)試、輔助工具方面）、企業(yè)管理（ERP方面），最為可貴的是還有許技術(shù)性很的幻燈片。
標(biāo)簽： DELPHI CHM 軟件技術(shù)
上傳時(shí)間： 2014-02-08
上傳用戶：yph853211
電子定時(shí)器的設(shè)計(jì) 有程序的具體實(shí)現(xiàn)和功能描述 好的程序
標(biāo)簽： 程序 電子定時(shí)器 功能描述
上傳時(shí)間： 2015-03-29
上傳用戶：wsf950131
我想利用本月的專欄描述一個(gè)有趣的應(yīng)用程序，這個(gè)程序是用本期我的一篇文章：“使用 ManWrap 庫(kù)在本機(jī) C++ 代碼中調(diào)用.NET”所討論的 RegexWrap 庫(kù)生成的。RegexForm 是一個(gè)基于正則表達(dá)式的MFC窗體有效性驗(yàn)證系統(tǒng)。為了實(shí)現(xiàn)這個(gè)程序，我首先實(shí)現(xiàn)了 RegexWrap。但因?yàn)樵S多細(xì)節(jié)與正則表達(dá)式本身無關(guān)，所以感覺在這里描述 RegexForm 更好些。
標(biāo)簽： 應(yīng)用程序
上傳時(shí)間： 2013-12-21
上傳用戶：JasonC
用簡(jiǎn)單的YACC描述一個(gè)互交的計(jì)算器,該計(jì)算器有26個(gè)寄存器
上傳時(shí)間： 2013-12-21
上傳用戶：lhc9102
數(shù)據(jù)結(jié)構(gòu)中的插入排序分析和比較。有各種插入排序的算法描述。
標(biāo)簽： 排序 數(shù)據(jù)結(jié)構(gòu) 分 比較
上傳時(shí)間： 2015-03-31
上傳用戶：gxmm
清華大學(xué)的數(shù)據(jù)結(jié)構(gòu)講義,經(jīng)典的書籍,照這個(gè)講義複習(xí),一切ok
標(biāo)簽：
上傳時(shí)間： 2015-03-31
上傳用戶：it男一枚
一元稀疏多項(xiàng)式計(jì)算器[加法和乘法] 問題描述： 設(shè)計(jì)一元系數(shù)多項(xiàng)式計(jì)數(shù)器實(shí)現(xiàn)兩個(gè)多項(xiàng)式間的加法、減法。 基本要求： （1） 輸入并建立多項(xiàng)式 （2） 輸出多項(xiàng)式，輸出形式為整數(shù)序列：n，c1，e1，c2，e2……cn，en，其中n是多項(xiàng)式的項(xiàng)數(shù)，ci，ei分別為第i項(xiàng)的系數(shù)和指數(shù)。序列按指數(shù)降序排列。 （3） 多項(xiàng)式a和b相加，建立多項(xiàng)式a+b，輸出相加的多項(xiàng)式。 （4） 多項(xiàng)式a和b相減，建立多項(xiàng)式a-b，輸出相減的多項(xiàng)式。 用帶表頭結(jié)點(diǎn)的單鏈表存儲(chǔ)多項(xiàng)式。 測(cè)試數(shù)據(jù)： (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)
標(biāo)簽： 多項(xiàng)式 加法 稀疏 乘法
上傳時(shí)間： 2013-12-03
上傳用戶：561596
哈夫曼碼的編碼譯碼系統(tǒng) 問題描述 利用哈夫曼編碼進(jìn)行信息通訊可以大大提高信道利用率，縮短信息傳輸時(shí)間，降低傳輸成本。但是，這要求在發(fā)送端通過一個(gè)編碼系統(tǒng)將待傳輸?shù)臄?shù)據(jù)預(yù)先編碼：在接受端通過一個(gè)譯碼系統(tǒng)對(duì)傳來的數(shù)據(jù)進(jìn)行譯碼（復(fù)原）。對(duì)于雙向傳輸信息的通道，每端都需要一個(gè)完整的編碼譯碼系統(tǒng)。試為這樣的信息收發(fā)站編寫一個(gè)哈夫曼碼的編碼譯碼系統(tǒng)。
上傳時(shí)間： 2015-03-31
上傳用戶：372825274
請(qǐng)注意： 本例的源描述包含文件類型，在學(xué)習(xí)版上不能編譯及模擬， 如果您需要對(duì)此描述進(jìn)行編譯及模擬，請(qǐng)與北京理工大學(xué) ASIC研究所聯(lián)系。 另外，此例與第75例是同一個(gè)電路的不同部分的描述，可以 一起參考這兩個(gè)例子的描述。
標(biāo)簽：
上傳時(shí)間： 2015-04-01
上傳用戶：凌云御清風(fēng)
用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
標(biāo)簽： VHDL Cyclone FPGA 硬件描述語(yǔ)言
上傳時(shí)間： 2015-04-02
上傳用戶：nanxia
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
