亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

分析算法

  • 基于DSP實現G729語音編碼算法.rar

    高速發展的DSP技術為語音信號處理領域提供了良好的發展平臺,使得實時實現各種復雜的算法稱為可能。G.729語音編碼是國際電信聯盟(ITU-T)于1996年獲準通過的采用共軛結構代數碼激勵線性預測技術的具有8 kbit/s碼速率的語音算法建議,廣泛應用于數字移動通信、IP電話和數字衛星通信中。本文研究了G.729語音編碼原理和在TMS320C5416定點DSP芯片上實時實現該編碼器過程中的軟、硬件設計。主要涉及有以下幾方面內容: 1.介紹語音編碼技術和DSP技術的發展概況。 2.研究了基于CELP結構的G.729編碼的算法原理。 3.根據G.729聲碼器實時實現的需要,介紹硬件平臺的組成,研究了系統軟件的設計和基于算法和實時需要的軟件優化。 4.利用DSP代碼調試工具對系統性能進行分析,得出測試結果。

    標簽: G729 DSP 語音編碼

    上傳時間: 2013-07-11

    上傳用戶:woshiayin

  • 基于浮點DSP的FFT算法的研究與應用.rar

    快速傅立葉變換(FFT)技術是數字信號處理中的核心技術,它已廣泛應用于數字信號處理的各個領域,長期以來一直是一個重要的研究課題。近年來,專用數字信號處理器以其優化的硬件結構和優良的性能價格比為FFT的實現提供了一種有效的途徑,其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理,并進行了算法的討論和比較,然后詳細論述了以浮點型DSP為核心的實現FFT算法的硬件平臺的設計。平臺的硬件電路主要包括數據采集部分、數據處理部分、數據存儲部分和數據顯示部分。其中采集部分采用12位高速的A/D轉換芯片MAX197,數據處理部分采用32位浮點型DSP芯片-TMS320VC33,數據存儲部分采用了大容量的FLASH芯片——K9F2808UOA,數據顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴展系統的通信能力,通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法,用C語言進行編程。最后部分是進行軟硬件的聯合調試,并在此基礎上進行了FFT算法實現。 論文結尾以實際的實驗曲線分析驗證了算法的正確性,同時針對實驗中產生的誤差找出了原因,并提出了解決的方法。實驗結果表明采用浮點DSP實現FFT算法方便且有較高的實時性,可以應用到電力系統諧波分析、振動測試及鐵路檢測等各個領域。

    標簽: DSP FFT 浮點

    上傳時間: 2013-04-24

    上傳用戶:caixiaoxu26

  • 全數字超聲診斷系統部分核心算法的FPGA實現.rar

    60年代初,國際上首次將B超診斷儀應用于臨床診斷,40多年來B超診斷儀的發展極為迅速。隨著數字信號處理及計算機技術的發展,目前國際上先進水平的超聲診斷設備幾乎每一個環節都包含著數字信號處理的內容,研制全數字化的超聲診斷設備已成為發展趨勢。 @@ 基于FPGA及嵌入式操作系統的全數字超聲診斷系統具有技術含量高、便攜的特點,可用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理。 @@ 本文從超聲診斷原理入手,在對超聲診斷系統中的幾個關鍵技術進行分析的基礎上,重點研究開發超聲診斷系統中數字信號處理部分的兩個核心算法。以FPGA芯片為載體,在Quartus Ⅱ平臺中采用Verilog HDL語言進行編程并仿真驗證,分別實現了數字FIR濾波器及CORDIC坐標變換兩個模塊的功能。另外,采用Verilog HDL語言對應用于圖像顯示模塊的SPI接口進行了編程設計,編譯下載至FPGA中,最終實現了與ARM A8的OMPG3530板之間高速串行數據的傳輸。 @@ 采用在單片FPGA芯片內實現數字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數字信號處理解決方案,具有高速度、高精度、高集成度、便攜的特點,為全數字化便攜超聲診斷設備的研制打下了基礎。 @@關鍵詞:超聲診斷系統;FPGA;數字FIR濾波器;CORDIC算法;SPI總線

    標簽: FPGA 全數字 超聲診斷系統

    上傳時間: 2013-07-07

    上傳用戶:hxy200501

  • SVPWM算法優化及其FPGACPLD實現.rar

    電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中,判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算,計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程,同時,在整個SVPWM算法中還包含了無理數的運算,這些復雜計算不可避免地會產生大量計算誤差,對高精度實時控制產生不可忽視的影響,而且這些復雜運算的計算量大,對系統的處理速度要求高,程序設計復雜,系統運行時間長,占用系統資源多。因此,從工程實際應用的角度出發,需要對常規SVPWM算法進行優化設計。 本文提出的優化SVPWM算法,只需進行普通的四則運算,計算非常簡單,克服了上述常規SVPWM算法中的缺點,同時,采用交叉分配零電壓空間矢量,并將零電壓空間矢量的切換點置于各扇區中點的方法,達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力,傳統的MCU、DSP都難以滿足其要求,而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能,在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真,當仿真效果達到SVPWM系統控制要求后,在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入,建立相同功能的SVPWM系統模型,然后利用ISESimulator(VHDL/Verilog)仿真器進行功能仿真和性能分析,驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

    標簽: FPGACPLD SVPWM 算法優化

    上傳時間: 2013-07-30

    上傳用戶:15953929477

  • H264幀間預測算法研究與FPGA設計.rar

    隨著數字化技術的飛速發展,數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據,視頻通信需要占用更多的帶寬資源,因此為了實現在帶寬受限的條件下的傳輸,視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善,但相對與快速增長的視頻業務而言,網絡帶寬資源仍然是遠遠不夠的。2003年3月,新一代視頻壓縮標準H.264/AVC的推出,使視頻壓縮研究進入了一個新的層次。H.264標準中包含了很多先進的視頻壓縮編碼方法,與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網絡友好性。然而,高編碼壓縮率是以很高的計算復雜度為代價的,H.264標準的計算復雜度約為H.263的3倍,所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H.264標準的研究背景,分析了國內外H.264硬件系統的研究現狀,并介紹了本文的主要工作。 @@ 接著對H.264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H.264塊匹配運動估計算法進行研究,對經典的塊匹配運動估計算法通過對比分析,三步、二維等算法在搜索效率上優于全搜索算法,而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點,提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析,對硬件尋址進行了研究。通過一次完整的全搜索數據流分析,改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分;然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞:H.264;FPGA;QuartusⅡ;幀間預測;運動估計;塊匹配

    標簽: H264 FPGA 幀間預測

    上傳時間: 2013-04-24

    上傳用戶:zttztt2005

  • 基于FPGA的高速矩陣運算算法研究.rar

    矩陣運算是描述許多工程問題中不可缺少的數學關系,矩陣運算具有執行效率好、速度快、集成度高等優點,并且隨著動態可配置技術的發展,靈活性也有了很大的提高。因此,尋找矩陣運算的高速實現方法是具有很大的現實意義,能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性,本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準,深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容,根據矩陣運算的特點和原理,討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容,確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法,在Quartus II平臺上對其仿真、記錄運算結果,并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試,驗證了設計結果的正確性,證明了本設計中矩陣運算速率的實用性與高效性,提高了系統資源利用率和系統可靠性,為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。

    標簽: FPGA 矩陣運算 算法研究

    上傳時間: 2013-07-07

    上傳用戶:xuanjie

  • GPS接收機捕獲跟蹤算法研究及FPGA設計.rar

    全球定位系統(Global Positioning System—GPS)是新一代衛星導航定位系統,具有全球、全天候、連續、高精度導航與定位功能,能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此,GPS系統被廣泛地應用于生活中的各個領域。GPS系統用戶主要是各種型號的接收機,而捕獲跟蹤技術是接收機的關鍵技術,同時也是一個技術難點。在GPS接收機中,導航電文是用戶定位和導航的數據基礎,為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術,并進行了FPGA設計。 @@ 本文首先概述了GPS系統信號結構和GPS接收機工作原理,對GPS信號調制機理進行詳細地闡述,重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論,重點研究時域滑動相關捕獲方法,深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發生器,并在此平臺上,對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術,系統分析碼跟蹤環路和載波跟蹤環路結構框圖以及算法。在碼跟蹤環路方面,選用并分析了能分離載波的非相干超前滯后碼鎖定環的工作機理。在載波跟蹤環路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環,并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環路進行MATLAB仿真,結果表明環路參數設計滿足要求,并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環境下完成對GPS信號捕獲跟蹤系統的FPGA設計。根據對相關器硬件結構框架,對算法中各個模塊的實現進行詳細的說明,包括頂層設計到CA碼、NCO等重要模塊設計,并給出了仿真結果。 @@關鍵詞:GPS接收機;捕獲;跟蹤;MATLAB仿真:FPGA

    標簽: FPGA GPS 接收機

    上傳時間: 2013-06-16

    上傳用戶:jacking

  • 基于CCSDS標準的幀同步算法研究及其FPGA實現.rar

    隨著航天技術的發展,載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下,為了提高空間通信中數據傳輸的可靠性,保證接收端分路系統能和發送端一致,必須要經過幀同步。對衛星基帶信號處理來說,幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此,幀同步的效率,將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上,利用硬件描述語言及ISE9.2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法,并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上,針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題,設計實現了兩路并行幀同步算法,并利用ModelSim SE 6.1f工具對上述算法進行了前仿真和后仿真,仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀,其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明,并給出了后仿真結果及結果分析。最后,對論文工作進行了總結和展望,分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA;CCSDS;幀同步:模糊度;幀滑動

    標簽: CCSDS FPGA 標準

    上傳時間: 2013-06-11

    上傳用戶:liglechongchong

  • 實時視頻縮放算法研究及FPGA實現.rar

    調整視頻圖像的分辨率需要視頻縮放技術。如果圖像縮放技術的處理速度達到實時性要求就可以應用于視頻縮放。 傳統圖像縮放技術利用插值核函數對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎一采樣定理,并對理想重建函數Sinc函數進行了討論。本文介紹了常用的線性圖像插值技術及像素填充、自適應插值和小波域圖像縮放等技術。然后,本文討論了分級線性插值算法的思想,設計并實現了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。 本文在分析現有視頻縮放算法基礎之上,提出了分級線性插值算法,并應用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價,用查找表代替乘法計算,降低了算法復雜度。本文設計并實現了分級雙三次插值算法,詳細說明了板上系統的模塊結構。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較,比較結果顯示分級插值算法與原算法誤差較小,在放大比例較小時可以取代原算法。結果證明分級雙三次線性插值算法的FPGA實現能夠滿足額定幀頻,可以進行實時視頻縮放。

    標簽: FPGA 實時視頻 算法研究

    上傳時間: 2013-04-24

    上傳用戶:亞亞娟娟123

  • 基于FPGA的數字信號處理算法研究與高效實現.rar

    現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。

    標簽: FPGA 數字信號處理 算法研究

    上傳時間: 2013-06-09

    上傳用戶:zgu489

主站蜘蛛池模板: 华阴市| 武平县| 衡水市| 桃园市| 肇州县| 新乡县| 余干县| 陵水| 嘉祥县| 龙海市| 东光县| 沙洋县| 潢川县| 金山区| 祁连县| 沙田区| 静安区| 花莲市| 彩票| 介休市| 建湖县| 弥勒县| 山东省| 江安县| 轮台县| 浪卡子县| 景谷| 左云县| 大同县| 安宁市| 潜山县| 吴川市| 赫章县| 扎兰屯市| 栾川县| 长汀县| 蓬安县| 龙山县| 凤翔县| 曲沃县| SHOW|