FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件,F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短,并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強(qiáng)大,滿足了目前集成電路發(fā)展的新需求,但是其結(jié)構(gòu)同益復(fù)雜,規(guī)模也越來越大,內(nèi)部資源的種類也R益豐富,但同時(shí)也給測(cè)試帶來了困難,F(xiàn)PGA的發(fā)展對(duì)測(cè)試的要求越來越高,對(duì)FPGA測(cè)試的研究也就顯得異常重要。 本文的主要工作是提出一種開關(guān)盒布線資源的可測(cè)性設(shè)計(jì),通過在FPGA內(nèi)部加入一條移位寄存器鏈對(duì)開關(guān)盒進(jìn)行配置編程,使得開關(guān)盒布線資源測(cè)試時(shí)間和測(cè)試成本減少了99%以上,而且所增加的芯片面積僅僅在5%左右,增加的邏輯資源對(duì)FPGA芯片的使用不會(huì)造成任何影響,這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證,取得了很好的結(jié)果,是一種可行的測(cè)試方案。 本文的另一工作是采用一種FPGA邏輯資源的測(cè)試算法對(duì)自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測(cè)試,從FPGA最小的邏輯單元LC開始,首先得到一個(gè)LC的測(cè)試配置,再結(jié)合SLICE內(nèi)部?jī)蓚€(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測(cè)試配置,并且采用陣列化的測(cè)試方案,同時(shí)測(cè)試芯片內(nèi)部所有的邏輯單元,使得FPGA內(nèi)部的邏輯資源得完全充分的測(cè)試,測(cè)試的故障覆蓋率可達(dá)100%,測(cè)試配置由配套編程工具產(chǎn)生,測(cè)試取得了完滿的結(jié)果。
標(biāo)簽:
FPGA
測(cè)試
方法研究
上傳時(shí)間:
2013-06-29
上傳用戶:Thuan