存儲器技術.doc 計算機的主存儲器（Main Memory），又稱為內部存儲器，簡稱為內存。內存實質上是一組或多組具備數據輸入輸出和數據存儲功能的集成電路。內存的主要作用是用來存放計算機系統執行時所需要的數據，存放各種輸入、輸出數據和中間計算結果，以及與外部存儲器交換信息時作為緩沖用。由于CPU只能直接處理內存中的數據 ，所以內存是計算機系統中不可缺少的部件。內存的品質直接關系到計算機系統的速度、穩定性和兼容性。 4.1 存儲器類型計算機內部存儲器有兩種類型，一種稱為只讀存儲器ROM（Read Only Memiry），另一種稱為隨機存儲器RAM（Random Access Memiry）。 4.1.1 只讀存儲器只讀存儲器ROM主要用于存放計算機固化的控制程序，如主板的BIOS程序、顯卡BIOS控制程序、硬盤控制程序等。ROM的典型特點是：一旦將數據寫入ROM中后，即使在斷電的情況下也能夠永久的保存數據。從使用上講，一般用戶能從ROM中讀取數據，而不能改寫其中的數據。但現在為了做一日和尚撞一天鐘于軟件或硬件程序升級，普通用戶使用所謂的閃存（Flash Memiry）也可以有條件地改變ROM中的數據。有關只讀存儲器ROM的內容將在第11章中介紹，本章主要介紹隨機存儲器。4.1.2 隨機存取存儲器隨機存取存儲器RAM的最大特點是計算機可以隨時改變RAM中的數據，并且一旦斷電，TAM中數據就會立即丟失，也就是說，RAM中的數據在斷電后是不能保留的。從用于制造隨機存取存儲器的材料上看，RAM又可分為靜態隨機存儲器SRAM（Static RAM）和動態隨機存儲器DRAM（Dymamic RAM）兩種。1. 動態隨機存儲器在DRAM中數據是以電荷的形式存儲在電容上的，充電后電容上的電壓被認為是邏輯上的“1”，而放電后的電容上的電壓被認為是邏輯上的“0”認。為了減少存儲器的引腳數，就反存儲器芯片的每個基本單元按行、列矩陣形式連接起來，使每個存儲單元位于行、列的交叉點。這樣每個存儲單元的地址做一日和尚撞一天鐘可以用位數較少的行地址和列地址兩個部分表示，在對每個單元進行讀寫操作時，就可以采用分行、列尋址方式寫入或讀出相應的數據，如圖4－1所示。 由于電容充電后，電容會緩慢放電，電容 上的電荷會逐漸
標簽： 存儲器
上傳時間： 2014-01-10
上傳用戶：18752787361
自動檢測80C51 串行通訊中的波特率本文介紹一種在80C51 串行通訊應用中自動檢測波特率的方法。按照經驗，程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設定難于記憶的開關，還可以免去在有關應用中使用多種不同波特率的煩惱。人們可以設想：一種可靠地實現自動波特檢測的方法是可能的，它無須嚴格限制可被確認的字符。問題是：在各種的條件下，如何可以在大量允許出現的字符中找出波特率的定時間隔。顯然，最快捷的方法是檢測一個單獨位時間（single bit time），以確定接收波特率應該是多少。可是，在RS-232 模式下，許多ASCII 字符并不能測量出一個單獨位時間。對于大多數字符來說，只要波特率存在合理波動（這里的波特率是指標準波特率），從起始位到最后一位“可見”位的數據傳輸周期就會在一定范圍內發生變化。此外，許多系統采用8 位數據、無奇偶校驗的格式傳輸ASCII 字符。在這種格式里，普通ASCII 字節不會有MSB 設定
上傳時間： 2013-10-15
上傳用戶：shirleyYim
2003年第5期《簡易串行存儲器拷貝器》源程序
上傳時間： 2014-04-16
上傳用戶：問題問題
為實現某專用接口裝置的接口功能檢測，文中詳細地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設計了該類型編碼的接收、發送電路。重點分析了電路各模塊的設計思路。電路采用SOPC模塊作為中心控制器，設計簡潔、可靠。試驗表明：該設計系統運行正常、穩定。
上傳時間： 2013-11-12
上傳用戶：xiaowei314
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設計了一個用于多種高速串行協議的數據交換模塊,并解決了該模塊實現中的關鍵問題.該交換模塊實現4X模式RapidIO協議與4X模式PCI Express協議之間的數據交換,以及自定義光纖協議與4X模式PCI Express協議之間的數據交換,實現了單字讀寫以及DMA操作,并提供高速穩定的傳輸帶寬.
上傳時間： 2013-10-12
上傳用戶：rnsfing
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
針對目前工控領域，現場數據采集分散管理的不足，該文采用了Modbus RTU通信協議和串口通信技術，設計了主從式通信的采集系統，實現對各個現場的遠程集中監控，即集散控制系統。詳細闡述了在C#環境下基于Modbus RTU通信協議的上位機和DAM-3504系列三相多功能電量采集模塊經過GPRS網絡的主從式串行通信的實現。經過現場測試驗證，表明該方案運行穩定，操作簡便，能夠對采集的數據進行實時顯示，解決了對現場的統一監控和分布式管理的問題，為工業控制現場提供了一套可行性方案。
上傳時間： 2013-10-29
上傳用戶：88mao
智能天線行標
上傳時間： 2013-10-11
上傳用戶：hanhanj
