前段時(shí)間把lwip和ucos移植在44b0平臺(tái)上,用的是hfrk44b0開(kāi)發(fā)板.已經(jīng)調(diào)試通過(guò),并且在板子上運(yùn)行正常.
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：chenbhdt
卷積碼編譯碼器前段時(shí)間在學(xué)校做通信系統(tǒng)課程設(shè)計(jì)，選了信道卷積碼編譯碼的課題，但在網(wǎng)上搜遍了也沒(méi)找到它的MatLab實(shí)現(xiàn)，沒(méi)辦法，我只好在圖書(shū)館查資料自己解決了。這就是我課程設(shè)計(jì)論文的論證部分：
標(biāo)簽： 卷積碼 編譯碼器 通信系統(tǒng)
上傳時(shí)間： 2017-01-28
上傳用戶(hù)：evil
衛(wèi)星前段解碼器詳細(xì)代碼，運(yùn)行環(huán)境PSOS，
上傳時(shí)間： 2017-02-02
上傳用戶(hù)：bcjtao
QQ空間提權(quán)源碼 前段時(shí)間看到某方法可以利用Q哥Q魅登陸代碼可獲得對(duì)方權(quán)限 來(lái)寫(xiě)的一個(gè)工具 使用方法: 點(diǎn)自己的Q哥Q魅,彈出網(wǎng)頁(yè)立刻按鍵盤(pán)的ESC, 不然跳轉(zhuǎn)快了就復(fù)制不到.. 可能不是所有人的登陸代碼都能成功用在這個(gè)工具上,源碼已經(jīng)附上,可以看源碼研究 另外用了兩個(gè)模塊也在內(nèi).
上傳時(shí)間： 2017-02-09
上傳用戶(hù)：bibirnovis
ppm是通信類(lèi)系統(tǒng)比較重要的前段部件，本設(shè)計(jì)只給出vhdl的代碼實(shí)現(xiàn)，并給出測(cè)試。
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：wab1981
RK27固件損壞恢復(fù)終極教程 前段時(shí)間，收集了一些方法，還有工具，希望能給大家一些幫助，在這里總結(jié)一下修復(fù)的技巧。
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：lx9076
在VC上我們很流行在SerialPort這個(gè)多線程的串口類(lèi)，前段時(shí)間我在網(wǎng)上找了，居然很少有人把它用到BCB上面。我大致整理了一下，共大家參考。具體說(shuō)明見(jiàn)附件。-in our very popular
標(biāo)簽： SerialPort_C Builder
上傳時(shí)間： 2013-07-02
上傳用戶(hù)：lgs12321
講述pwm信號(hào)產(chǎn)生電路的基礎(chǔ)知識(shí) 包括前段低通模擬濾波器
標(biāo)簽： PWM
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：hustfanenze
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過(guò)Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過(guò)色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫(xiě)數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來(lái)計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來(lái)提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開(kāi)發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿(mǎn)足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶(hù)：ABCD_ABCD
本文是關(guān)于電路中的 BJT 與 MOSFET開(kāi)關(guān)應(yīng)用的討論。 前段時(shí)間，一同學(xué)跟我說(shuō)，他用單片機(jī)做了一個(gè)簡(jiǎn)單的 LED 臺(tái)燈，用 PWM的方式控制燈的亮度，但是發(fā)現(xiàn) BJT 總是很燙。他給我的電路圖如圖一，我問(wèn)他3V 時(shí) LED 的發(fā)光電流是多大，他說(shuō)大概十幾到二十 mA，我又問(wèn)他電阻多大，他說(shuō) 10KΩ。于是我笑笑說(shuō)你把電阻小一點(diǎn)就好了。他回去一試，說(shuō)用了個(gè) 1KΩ的電阻，就沒(méi)有任何問(wèn)題了。 我很失望他沒(méi)有問(wèn)我為什么要這么做，這可能是大多數(shù)電子愛(ài)好初學(xué)者存在的問(wèn)題，他們的動(dòng)手能力很強(qiáng)，但是并不注重基本的理論知識(shí)。他們大多數(shù)情況下都是“依葫蘆畫(huà)瓢”，借用現(xiàn)成的電路使用，就連參數(shù)和器件型號(hào)的選擇都疏于考慮。
標(biāo)簽： MOSFET BJT 開(kāi)關(guān)應(yīng)用
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：ZJX5201314
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
