設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
網絡奇技贏巧大搜捕
標簽： 網絡
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-網絡及電腦相關專輯-114冊-4.31G 網絡奇技贏巧大搜捕.pdf
上傳時間： 2013-07-25
上傳用戶：小寶愛考拉
數字電子技朮
標簽：
上傳時間： 2013-10-09
上傳用戶：1101055045
LABVIEW最實用的技巧合集
標簽： LABVIEW
上傳時間： 2013-11-15
上傳用戶：685
HTML 技 巧 集
標簽： HTML
上傳時間： 2014-01-24
上傳用戶：love_stanford
C++編程技考高級文檔資料
標簽： 編程 文檔
上傳時間： 2013-12-24
上傳用戶：wendy15
大商集團新東方電腦廣場技服醫院網站源碼
標簽： 商 電腦 源碼 網站
上傳時間： 2014-01-20
上傳用戶：zhangzhenyu
一些簡單的小VB知識及技巧合集，包括游戲以及簡單的開發，給同學作為參考。
上傳時間： 2015-03-17
上傳用戶：chenxichenyue
日立SH-2 CPU核的VERLOG源碼，可在ISE6上綜合，有說明文檔
標簽： VERLOG CPU SH 日立
上傳用戶：開懷常笑
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="6yeks"></center>
