2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD
標簽： VHDL 流水線 8位 全加器
上傳時間： 2014-06-15
上傳用戶：zhanditian
（原創）高精度計時器電路原理圖。采用AT89S52加DP8573，實現兩個功能：帶掉電保持功能的日歷時鐘、由外部開關信號觸發的高精度計時。
標簽： 8573 89S S52 AT
上傳時間： 2014-01-10
上傳用戶：wxhwjf
這是利用基因演算法來計算皇后問題的小程式 絕對是狠快速的方法
標簽： 基因 算法 程式 速的方法
上傳時間： 2016-01-28
上傳用戶：英雄
全加器，使用宏功能模塊，并附有波形仿真圖
標簽： 全加器
上傳時間： 2016-02-03
上傳用戶：waitingfy
四位全加器，VHDL語言，max+plusII平臺做的
上傳時間： 2016-02-17
上傳用戶：xz85592677
加算方法中的追趕法的例子，例子經過了最優化處理，可以最小開銷的實現追趕法
標簽：
上傳時間： 2013-12-17
上傳用戶：蟲蟲蟲蟲蟲蟲
1.實現了最近點平分法的分類器 2.實現了基于凸函數最優解的分類器
標簽： 分類器 分 函數
上傳時間： 2013-12-28
上傳用戶：二驅蚊器
四位全加器語言描述是以文本方式上傳的，呵呵，希望大家有幫助
標簽： 全加器 語言 方式
上傳時間： 2014-01-26
上傳用戶：siguazgb
視頻加擾器源代碼,用于電視信號收費系統加擾
標簽： 視頻 源代碼 收費系統 電視信號
上傳時間： 2014-01-24
上傳用戶：hwl453472107
連接器和加載器的實現原理，對于想深入了解連接器和加載器實現的同學是一個不錯的資料。
標簽： 連接器
上傳時間： 2013-12-14
上傳用戶：亞亞娟娟123
蟲蟲下載站版權所有 京ICP備2021023401號-1
