TI DSP的發(fā)展同集成電路的發(fā)展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統(tǒng)中,經(jīng)常有5V和3.3V的DSP混接問題。在這些系統(tǒng)中,應(yīng)注意： 1)DSP輸出給5V
上傳時(shí)間： 2013-07-19
上傳用戶：wkchong
●抗線路接反功能可在線路跨接出錯(cuò)時(shí)為技術(shù)員節(jié)省查找故障所消耗的大量時(shí)間； ●采用與 RS-485 相同的外引腳，無(wú)需重新設(shè)計(jì)電路板； ●總線引腳能承受 –35V 至 +40V 之間的故障，可為典型 24 Vac HVAC 電源最大限度地降低直接短路所造成的損害； ●多達(dá) 32 個(gè)節(jié)點(diǎn)的高輸入阻抗可在統(tǒng)一網(wǎng)絡(luò)上支持多節(jié)點(diǎn)，無(wú)需中繼器，從而可降低系統(tǒng)成本
標(biāo)簽：
上傳時(shí)間： 2013-06-22
上傳用戶：624971116
2009年全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽TI優(yōu)秀作品精選集
標(biāo)簽： 2009 大學(xué)生電子設(shè)計(jì)競(jìng)賽
上傳時(shí)間： 2013-04-24
上傳用戶：yan2267246
TI公司的2812dsp所有程序，是學(xué)習(xí)2812必備資料，也是初學(xué)者的入門資料
上傳時(shí)間： 2013-06-14
上傳用戶：zzbin_2000
ti 公司的wifi模組在LINUX下的驅(qū)動(dòng)
上傳時(shí)間： 2013-04-24
上傳用戶：lixinxiang
USB3.0–SATA橋接芯片MB86C30A的主要規(guī)范:*CBC (密碼段鏈接):一種適合加密模塊數(shù)據(jù)的AES 模式。*XTS (帶調(diào)整和密文竊取的XEX 加密模式):IEE
標(biāo)簽： datasheet SATA USB 3.0
上傳時(shí)間： 2013-06-10
上傳用戶：asdfasdfd
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語(yǔ)言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語(yǔ)言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來(lái)自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來(lái)的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時(shí)間： 2013-07-17
上傳用戶：wfl_yy
該文首先分析了線路碼的一般問題;其次分析了正碼速調(diào)整的基本原理及所涉及的一般問題,并說明了用FPGA進(jìn)行電路設(shè)計(jì)的一般方法;最后分析了該系統(tǒng)所產(chǎn)生的抖動(dòng),如抖動(dòng)的產(chǎn)生,分類以及如何減小抖動(dòng)等,并對(duì)該課題所產(chǎn)生的兩類抖動(dòng)即正碼速調(diào)整引入的侯時(shí)抖動(dòng)和平滑鎖相環(huán)引入的抖動(dòng)進(jìn)行了分析,并用Matlab仿真工具對(duì)鎖相環(huán)的抖動(dòng)與其環(huán)路帶寬之間的關(guān)系進(jìn)行了仿真與計(jì)算. 作者的工作主要包括: 1.利用FPGA完成了復(fù)接、分接系統(tǒng)的設(shè)計(jì)和調(diào)試.2.利用FPGA完成了HDB3線路碼的設(shè)計(jì)與調(diào)試.3.利用鎖相環(huán)完成了碼速恢復(fù).4,對(duì)該復(fù)接分接系統(tǒng)所產(chǎn)生的抖動(dòng)進(jìn)行了理論分析和仿真.5.對(duì)FPGA進(jìn)行了誤碼率測(cè)試,誤碼性能優(yōu)于10
標(biāo)簽： FPGA 數(shù)字復(fù)接器
上傳時(shí)間： 2013-04-24
上傳用戶：songnanhua
在比較常用串口通信實(shí)現(xiàn)形式的利弊基礎(chǔ)上，針對(duì)某廠輪胎里程試驗(yàn)機(jī)監(jiān)控系統(tǒng)的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了串口通信動(dòng)態(tài)鏈接庫(kù)(DLL)，詳細(xì)介紹了多線程理論、重疊I/O方式，給出了程序流程圖，對(duì)一些關(guān)鍵代碼進(jìn)行了說明
上傳時(shí)間： 2013-07-19
上傳用戶：songnanhua
隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來(lái)越廣泛的應(yīng)用，這些應(yīng)用中對(duì)數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長(zhǎng)度為8至128個(gè)雙字長(zhǎng)度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對(duì)PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-05-22
上傳用戶：彭玖華
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
