本文是以數位訊號處理器DSP（Digital Singal Processor）之核心架構為主體的數位式溫度控制器開發，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅動裝置, RS232 除了可以與PC聯絡外也可以與具有CPU的熱能驅動器做命令傳輸。在計畫中分析現有工業用加熱驅動裝置和溫度曲線的關係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測器線性轉換程式、I/O介面及通訊協定相關程式。在控制法則上，提出一個新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯的控制結果。
標簽： Processor Digital Singal DSP
上傳時間： 2013-12-24
上傳用戶：zjf3110
將編碼的差分跳頻系統等效為串行級聯碼，充分利用頻率轉移函數所產生的網格關聯信息， 采用軟輸入軟輸 算法，進行類Turbo串行迭代譯碼，能有效改善系統的誤比特性能． 此，如何實現差 分跳頻系統串行級聯結構的外編碼器和頻率轉移函數(( 函數)的匹配設計是值得深入研究的問題．基 于互信息的外信息轉移圖(ExIT)能有效預測迭代譯碼的收斂特性，并根據E xlT選擇適當的內、外碼 進行級聯．采用基于互信息的Exn、用分析差分跳頻串行級聯結構中外編碼器和G函數的外信息轉移 過程，提出了一種采用ExIT圖選擇G函數及外編碼器的方法．通過對陔l方法的理論分析和性能仿真， 結果表明，在一定的輸入先驗信息量條件下，信噪比越高，G函數輸 互信息量越大；在給定信噪比條件 下，不同G 函數劉 應的輸出互信息量隨輸入先驗信息量增長速度不同，能有效實現對性能較好的G 函 數的選擇；對于給定G甬數，在不同外編碼方式下，通過E xlT閣能得到迭代譯碼收斂的門限值；能反應 出不同編碼方式下的收斂特性的好壞，從而實現外編碼器和G函數的匹配設計．
標簽： 南京大學學報
上傳時間： 2015-04-27
上傳用戶：xiefuai
1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲頻率超過20KHz以上的音波或機械振動，因此超音波馬達就是利用超音波的彈性振動頻率所構成的制動力。超音波馬達的內部主要是以壓電陶瓷材料作爲激發源，其成份是由鉛（Pb）、結（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲驅動源，以激振彈性體，稱此結構爲定子（Stator），將其用彈簧與轉子Rotor）接觸，將所産生摩擦力來驅使轉子轉動，由於壓電材料的驅動能量很大，並足以抗衡轉子與定子間的正向力，雖然伸縮振幅大小僅有數徵米（um）的程度，但因每秒之伸縮達數十萬次，所以相較於同型的電磁式馬達的驅動能量要大的許多。超音波馬達的優點爲：1，轉子慣性小、響應時間短、速度範圍大。2，低轉速可產生高轉矩及高轉換效率。3，不受磁場作用的影響。4，構造簡單，體積大小可控制。5，不須經過齒輸作減速機構，故較爲安靜。實際應用上，超音波馬達具有不同於傳統電磁式馬達的特性，因此在不適合應用傳統馬達的場合，例如：間歇性運動的裝置、空間或形狀受到限制的場所；另外包括一些高磁場的場合，如核磁共振裝置、斷層掃描儀器等。所以未來在自動化設備、視聽音響、照相機及光學儀器等皆可應用超音波馬達來取代。
標簽： 超聲波電機
上傳時間： 2022-06-17
上傳用戶：
剖析切換式電源供應器的原理及常用元件規格
標簽： 元件
上傳時間： 2013-06-27
上傳用戶：eeworm
新型智慧驅動器可簡化開關電源隔離拓樸結構中同步整流器
上傳時間： 2013-06-05
上傳用戶：eeworm
專輯類-開關電源相關專輯-119冊-749M 剖析切換式電源供應器的原理及常用元件規格.pdf
標簽： 元件
上傳時間： 2013-06-16
上傳用戶：huangzchytems
隨著“節能環保”概念的提出，以解決電力緊張，環境污染等問題為目的的新能源利用方案得到迅速的推廣，使得分布式發電備受關注，即將成為世界各國重要的發電形式。帶有分布式電源的配電網及電力電子裝置的大量應用致使電能質量下降，如何將分布式發電系統的能量回饋至電網的同時有效改善電能質量是一個重要的問題，因此在分布式發電系統中起電能變換作用的逆變器成為研究的一個熱點。本篇主要以電壓型并網逆變器為研究對象，對并網逆變器的拓撲結構、控制策略、參數的選擇、并網實驗等方面作出了詳細的分析和研究。 首先根據帶有分布式發電的配電網的特點提出一種新的諧波治理思路，即將改善電能質量的有源濾波技術結合到分布式逆變電源中，設計一種新型的多功能并網逆變器。用開關函數法建立了并網逆變器小信號數學模型，確定了以PI閉環調節為核心的復合控制策略，同時為了使輸出電流控制達到更好的效果，采用電網電壓前饋補償方法抵消電網電壓擾動對并網電流的影響；基于瞬時無功功率的id-iq諧波電流檢測算法能精確檢測和分離所需要的有功和諧波分量；基于DSP的軟件鎖相控制算法能實現并網電流與電網電壓同頻同相。 其次對并網逆變器控制系統的軟硬件進行了分塊設計：對逆變系統的A/D轉換電路、逆變驅動電路、PWM信號發生電路等電路進行了詳細地分析和說明。利用DSP主控芯片TMS320LF2407A內部的SCI異步串行通信接口實現了逆變器的人機交互功能，利用其內嵌的CAN控制模塊實現了逆變器的并機通信功能；同時在TI DSP2000的運行環境下給出控制系統的主程序和周期中斷子程序流程。 最后開發了以功率器件IPM構成的三相PWM變流橋主電路的多功能逆變電源實驗平臺和相關配套輔助電路，完成了逆變電源的輸出有功功率及消除諧波的實驗并給出了裝置樣機的實物圖以及實驗波形圖。驗證了逆變器工作原理分析的正確性和系統設計思路的可行性。 本文所做工作拓寬了帶有分布式發電的配電網諧波治理的思路，對推動我國節能供電、新能源的利用以及改善電網電能質量等方面具有一定的理論意義和較強的實用價值。
上傳時間： 2013-06-06
上傳用戶：amandacool
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
上傳時間： 2013-08-30
上傳用戶：cainaifa
