国产精品永久入口久久久,亚洲日本视频,欧美日韩一区综合

<cite id="akmee"></cite><abbr id="akmee"><object id="akmee"></object></abbr>

勵(lì)磁電源

FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對CPU設(shè)計(jì)非常好用的程序

FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對CPU設(shè)計(jì)非常好用的程序

標(biāo)簽： CPU FPGA RSIC EDA

上傳時(shí)間： 2013-08-21

上傳用戶：cppersonal
通過fpga產(chǎn)生時(shí)鐘的VHDL源碼

通過fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過

標(biāo)簽： fpga VHDL 時(shí)鐘源碼

上傳時(shí)間： 2013-08-24

上傳用戶：wtrl
ACTEL A3P StartKit FPGA開發(fā)全套文擋（含測試源碼）

ACTEL A3P StartKit FPGA開發(fā)全套文擋（含測試源碼）

標(biāo)簽： StartKit ACTEL FPGA A3P

上傳時(shí)間： 2013-08-28

上傳用戶：litianchu
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航光盤內(nèi)附源碼

FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航光盤內(nèi)附源碼

標(biāo)簽： FPGA 數(shù)字電子開發(fā)實(shí)例導(dǎo)航

上傳時(shí)間： 2013-08-28

上傳用戶：r5100
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì)

基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用

標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制

上傳時(shí)間： 2013-08-29

上傳用戶：r5100
采用FPGA模擬高動(dòng)態(tài)GPS信號源中的C／A碼產(chǎn)生器

本文：采用了FPGA方法來模擬高動(dòng)態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。

標(biāo)簽： FPGA GPS 模擬動(dòng)態(tài)

上傳時(shí)間： 2013-08-31

上傳用戶：pwcsoft
fpga實(shí)現(xiàn)CAN總線控制器源碼(含詳細(xì)說明)

fpga實(shí)現(xiàn)ＣＡＮ總線控制器源碼,每個(gè)項(xiàng)目都有說明文件，介紹使用方法。

標(biāo)簽： fpga CAN 總線控制器源碼

上傳時(shí)間： 2013-08-31

上傳用戶：1079836864
實(shí)現(xiàn)音樂播放的FPGA的實(shí)驗(yàn)源碼（Verilog語言）

這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。

標(biāo)簽： Verilog FPGA 音樂播放實(shí)驗(yàn)

上傳時(shí)間： 2013-09-01

上傳用戶：13215175592
用fpga實(shí)現(xiàn)isp接口的源碼

文件中包含有用fpga實(shí)現(xiàn)isp接口的源碼，以及和處理器接口，測試時(shí)處理器是ARM7。

標(biāo)簽： fpga isp 接口源碼

上傳時(shí)間： 2013-09-01

上傳用戶：Aeray
CPLD源碼達(dá)芬奇開發(fā)套件

CPLD源碼達(dá)芬奇開發(fā)套件很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)

標(biāo)簽： CPLD 源碼開發(fā)套件達(dá)芬奇

上傳時(shí)間： 2013-09-01

上傳用戶：pei5

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频