將用戶從鍵盤輸入的十進(jìn)制數(shù)（不超過65535）轉(zhuǎn)換成為十六進(jìn)制數(shù)并顯示。如果輸入不是0～9的數(shù)字，則顯示錯(cuò)誤提示。
標(biāo)簽： 65535 輸入 用戶 十進(jìn)制數(shù)
上傳時(shí)間： 2013-12-03
上傳用戶：hasan2015
單字節(jié)十六進(jìn)制整數(shù)轉(zhuǎn)換成單字節(jié)ＢＣＤ碼整數(shù) 入口條件：待轉(zhuǎn)換的單字節(jié)十六進(jìn)制整數(shù)在累加器A中。 出口信息：轉(zhuǎn)換后的ＢＣＤ碼整數(shù)（十位和個(gè)位）仍在累加器A中，百位在R3中。 影響資源：PSW、A、B、R3 堆棧需求： ２字節(jié)
標(biāo)簽： 整數(shù) 單字節(jié) 十六進(jìn)制 轉(zhuǎn)換
上傳時(shí)間： 2016-12-29
上傳用戶：牧羊人8920
該工程的功能是將輸入的十六進(jìn)制轉(zhuǎn)換為十進(jìn)制輸出
標(biāo)簽： 工程 十六進(jìn)制 十進(jìn)制 輸入
上傳時(shí)間： 2013-12-23
上傳用戶：liansi
這是一個(gè)非常實(shí)用的進(jìn)制轉(zhuǎn)化程序,可以自由地進(jìn)行十進(jìn)制和十六進(jìn)制之間的轉(zhuǎn)化,環(huán)境是VC++6.0
標(biāo)簽： 6.0 轉(zhuǎn)化 VC 進(jìn)制
上傳時(shí)間： 2013-12-28
上傳用戶：kbnswdifs
這是二十四進(jìn)制計(jì)數(shù)器的源程序，有需要的同學(xué)可以參照一下！
標(biāo)簽： 四進(jìn)制 計(jì)數(shù)器 源程序
上傳時(shí)間： 2017-01-20
上傳用戶：nairui21
從鍵盤輸入兩個(gè)十六進(jìn)制數(shù)（長度小于4），計(jì)算它們的和然后輸出,如輸入的兩個(gè)數(shù)為1111，abcd,則顯示結(jié)果為:1111+abcd=bcde
上傳時(shí)間： 2017-01-24
上傳用戶：wang0123456789
詳細(xì)的八位十六進(jìn)制頻率計(jì)課程報(bào)告，是我的eda課程設(shè)計(jì)報(bào)告書
標(biāo)簽： 十六進(jìn)制 頻率計(jì) 報(bào)告
上傳時(shí)間： 2017-01-25
上傳用戶：源碼3
設(shè)計(jì)一個(gè)能進(jìn)行時(shí)、分、秒計(jì)時(shí)的十二小時(shí)制或二十四小時(shí)制的數(shù)字鐘，并具有定時(shí)與鬧鐘功能，能在設(shè)定的時(shí)間發(fā)出鬧鈴音，能非常方便地對(duì)小時(shí)、分鐘和秒進(jìn)行手動(dòng)調(diào)節(jié)以校準(zhǔn)時(shí)間，每逢整點(diǎn)，產(chǎn)生報(bào)時(shí)音報(bào)時(shí)。實(shí)驗(yàn)平臺(tái)： 1. 一臺(tái)PC機(jī)； 2. MAX+PLUSII10.1。 Verilog HDL語言實(shí)現(xiàn)
標(biāo)簽： 分 計(jì)時(shí) 數(shù)字
上傳時(shí)間： 2017-01-30
上傳用戶：dreamboy36
本程序?qū)崿F(xiàn)ASCII碼轉(zhuǎn)化為一位十六進(jìn)制數(shù) 原ASCII碼在SOU中 結(jié)果在SOU中,若原ASCII碼超出范圍則STATUS:C為1
上傳時(shí)間： 2013-12-22
上傳用戶：hasan2015
該項(xiàng)目可在VGA顯示器上顯示ＲＡＭ或ＲＯＭ中的十六進(jìn)制數(shù)據(jù)，使用ＶｅｒｉｌｏｇＨＤＬ語言編寫，在ＱｕａｒｔｕｓＩＩ開發(fā)環(huán)境下驗(yàn)證。
標(biāo)簽： VGA 項(xiàng)目 顯示器 十六進(jìn)制
上傳時(shí)間： 2017-02-27
上傳用戶：zhoujunzhen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
