基于FPGA的PCI接口設計的源代碼以及其仿真測試文件
基于FPGA的PCI接口設計的源代碼以及其仿真測試文件...
千兆位以太網技術資料
?? 資源總數：11717
?? 技術文檔：2
?? 源代碼：26458
?? 千兆位以太網全部資料 (11717個)
以CPLD 芯片進行十字路口的交通燈的設計
摘要：本文主要介紹以CPLD 芯片進行十字路口的交通燈的設計，用CPLD 作為交通燈控制器的主控芯片，采用VHDL\r\n語言編寫控制程序，利用CPLD的可重復編程和在動態(tài)系統(tǒng)重構的特性，大大地提高了...
使用cordic實現動態(tài)配置以提高FPGA的整體性能的高效算法具體詳解
一篇關于使用cordic實現動態(tài)配置以提高FPGA的整體性能的高效算法具體詳解，很實用哦...
基于ARM 內核的ATMEL AT91FR4081 微控制器以JTAG的ISP方式配置XILINXFPGA的實現過程
基于ARM 微控制器配置FPGA 的實現\r\n摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 ...
以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統(tǒng)
提出了基于嵌入式技術CCD 采集系統(tǒng)的新方法,并以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統(tǒng),解決了傳統(tǒng)采集方法中系統(tǒng)過于龐大和復雜的問題,具有結構簡單、小型化和智能化的特點。試...
一種以CPLD為核心、以VHDL為開發(fā)工具的時間控制器
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣...
ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）
ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）,同樣為pdf格式方便大家下載使用...
以verilog HDL 語言編寫的一首歌曲
以verilog HDL 語言編寫的一首歌曲，可供初學者借鑒...
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應的開發(fā)軟件為目標載體進行闡述
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應的開發(fā)軟件為目標載體進行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結構和特點以及相應的開發(fā)軟件MAX和Plusa和Q...
此手冊讓讀者以最快速度掌握protel工具
此手冊讓讀者以最快速度掌握protel工具幫你解決后顧之憂...