介紹一種簡便的方法, 只用軟件就可以將轉(zhuǎn)換器位數(shù)提高, 并且還能同時提高采樣系統(tǒng)的信噪比。通過實際驗證, 證明該方法是成功的。
標(biāo)簽: A_D 過采樣 分辨率 信噪比
上傳時間: 2013-11-11
上傳用戶:zhenyushaw
以雙音多頻信號為例,通過運用快速傅里葉變換和Hanning窗等數(shù)學(xué)方法,分析了信號頻率,電平和相位之間的關(guān)系,推導(dǎo)出了計算非整周期正弦波形信噪比的算法,解決了數(shù)字信號處理中非整周期正弦波形信噪比計算精度低下的問題。以C編程語言進(jìn)行實驗,證明了算法的正確性和可重用性,并可極大的提高工作效率。
標(biāo)簽: 周期 信噪比 正弦 波形
上傳時間: 2014-01-18
上傳用戶:laomv123
本文針對傳統(tǒng)儀用放大電路的特點,介紹了一種高共模抑制比儀用放大電路,引入共模負(fù)反饋,大大提高了通用儀表放大器的共模抑制能力。
標(biāo)簽: 共模抑制比 儀用放大 電路 方案
上傳時間: 2013-11-10
上傳用戶:lingfei
開關(guān)電源并聯(lián)系統(tǒng)中往往存在兩個并聯(lián)電源性能參數(shù)不同甚至差異較大的情況,因此不能采用傳統(tǒng)的并聯(lián)均流方案來平均分?jǐn)傠娏?,這就需要按各個電源模塊的輸出能力分擔(dān)輸出功率。基于這種靈活性的需要,本設(shè)計在采用主從設(shè)置法設(shè)計并聯(lián)均流開關(guān)電源的基礎(chǔ)上新增加了單片機(jī)控制模塊,實現(xiàn)了分流比可任意調(diào)節(jié)、各模塊電流可實時監(jiān)控的半智能化并聯(lián)開關(guān)電源系統(tǒng)。實測結(jié)果表明,該并聯(lián)開關(guān)電源系統(tǒng)分流比設(shè)置誤差小于0.5%,具有總過流和單路過流保護(hù)功能。
標(biāo)簽: 單片機(jī) 電流 并聯(lián) 電源設(shè)計
上傳時間: 2014-12-24
上傳用戶:guojin_0704
環(huán)境溫度、光照強(qiáng)度和負(fù)載等因素對光伏電池的輸出特性影響很大,為了提高光伏電池的工作效率,需要準(zhǔn)確快速地跟蹤光伏電池的最大功率點。在分析了光伏電池的輸出特性的基礎(chǔ)上,建立了光伏電池的仿真模型;針對傳統(tǒng)爬山法的不足,采用了自適應(yīng)占空比擾動法對最大功率點進(jìn)行了跟蹤控制。給出了上述兩種算法的工作原理及設(shè)計過程。仿真結(jié)果表明:自適應(yīng)占空比擾動算法跟蹤迅速,減少了系統(tǒng)在最大功率點附近的振蕩現(xiàn)象,提高了系統(tǒng)的跟蹤速度和精度。
標(biāo)簽: MPPT 光伏電池 算法研究
上傳時間: 2013-12-04
上傳用戶:bakdesec
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上,通過采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法,大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明:在-40~100 ℃的溫度范圍內(nèi),輸出電壓擺動僅為1.7 mV,在低頻時達(dá)到100 dB以上的電源抑制比(PSRR),整個電路功耗僅僅只有30 μA??梢院芎玫貞?yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計中。
標(biāo)簽: CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時間: 2013-10-27
上傳用戶:thesk123
為了有效地利用太陽能,有必要對光伏發(fā)電系統(tǒng)進(jìn)行最大功率點跟蹤(MPPT)控制研究。文中以兩級式光伏并網(wǎng)發(fā)電系統(tǒng)為研究對象,建立了任意外界環(huán)境下的光伏陣列數(shù)學(xué)模型。由于光伏陣列的非線性輸出特性,將模糊控制思想引入最大功率點跟蹤,提出占空比模糊控制的擾動觀察法的MPPT控制策略,并通過計算機(jī)進(jìn)行仿真驗證。與傳統(tǒng)的占空比擾動觀察法相比較,該方法能夠更加快速、準(zhǔn)確地跟蹤上太陽能電池的最大功率點。
標(biāo)簽: MPPT 模糊控制 光伏發(fā)電系統(tǒng)
上傳時間: 2014-01-07
上傳用戶:ls530720646
介紹一種高電源抑制比帶隙基準(zhǔn)電路的設(shè)計與驗證
標(biāo)簽: 高電源抑制 帶隙基準(zhǔn) 電路設(shè)計
上傳時間: 2013-10-08
上傳用戶:642778338
基于SMIC0.35 μm的CMOS工藝,設(shè)計了一種高電源抑制比,同時可在全工藝角下的得到低溫漂的帶隙基準(zhǔn)電路。首先采用一個具有高電源抑制比的基準(zhǔn)電壓,通過電壓放大器放大得到穩(wěn)定的電壓,以提供給帶隙核心電路作為供電電源,從而提高了電源抑制比。另外,將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻,從而可以改變正溫度電壓的系數(shù),以適應(yīng)不同工藝下負(fù)溫度系數(shù)的變化,最終得到在全工藝角下低溫漂的基準(zhǔn)電壓。Cadence virtuoso仿真表明:在27 ℃下,10 Hz時電源抑制比(PSRR)-109 dB,10 kHz時(PSRR)達(dá)到-64 dB;在4 V電源電壓下,在-40~80 ℃范圍內(nèi)的不同工藝角下,溫度系數(shù)均可達(dá)到5.6×10-6 V/℃以下。
標(biāo)簽: CMOS 高電源抑制 工藝 基準(zhǔn)電壓源
上傳時間: 2014-12-03
上傳用戶:88mao
開關(guān)電源占空比學(xué)習(xí)實例及全圖
標(biāo)簽: 開關(guān)電源
上傳用戶:wtrl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1