使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
標(biāo)簽： VHDL 語言 編寫 程序
上傳時間： 2013-08-06
上傳用戶：杏簾在望
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機的結(jié)合實現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴展。該設(shè)計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
標(biāo)簽： CPLD 如何利用 單片機 并行
上傳時間： 2013-08-14
上傳用戶：xa_lgy
:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設(shè)計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計方法,選用Xilinx的Spartan2E芯片設(shè)計一個多通道圖像信號處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時間： 2013-08-17
上傳用戶：xiaoyunyun
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時間： 2013-08-18
上傳用戶：青春給了作業(yè)95
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳時間： 2013-09-04
上傳用戶：fdfadfs
VERILOG HDL 實際工控項目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項目
上傳時間： 2013-09-05
上傳用戶：youmo81
這是電子專業(yè)制板所用到得PROTEL99SE的教程，非常的詳細(xì)
標(biāo)簽： PROTEL 99 SE 電子專業(yè)
上傳時間： 2013-09-10
上傳用戶：竺羽翎2222
此精彩教程,詳細(xì)的描述了制板的流程,對于初學(xué)者有很大的入門用處!
標(biāo)簽： protel 99 se 教程
上傳時間： 2013-09-11
上傳用戶：sklzzy
Protel99畫的一款四層工控板內(nèi)容詳細(xì)，使用方便
標(biāo)簽： Protel 99 工控板
上傳時間： 2013-09-13
上傳用戶：1397412112
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
