CST天線右旋圓極化半空間效率計(jì)算
上傳時(shí)間： 2014-12-30
上傳用戶：zhang97080564
文中介紹了半主動(dòng)式電子標(biāo)簽硬件和軟件的設(shè)計(jì)方案，應(yīng)用AS3933低頻喚醒接收芯片實(shí)現(xiàn)了電子標(biāo)簽低頻喚醒接收功能。針對(duì)低頻喚醒接收模塊，計(jì)算和討論了其并聯(lián)諧振電路相關(guān)的參數(shù)，并給出了電路和程序設(shè)計(jì)的方案。應(yīng)用低頻喚醒技術(shù)的半主動(dòng)式電子標(biāo)簽可靠的低頻通信距離可達(dá)3m以上，同時(shí)低頻喚醒技術(shù)顯著降低了電子標(biāo)簽的運(yùn)行功耗。
標(biāo)簽： 低頻喚醒技術(shù) 主動(dòng)式 電子標(biāo)簽
上傳時(shí)間： 2013-11-01
上傳用戶：zhf01y
提出一種在接收端結(jié)合最大比合并的發(fā)送天線選擇新算法。該算法中，發(fā)送端從N個(gè)可用天線中選擇信道增益最佳的L個(gè)天線，而接收端不進(jìn)行天線選擇并進(jìn)行最大比合并(MRC)。并對(duì)該算法在準(zhǔn)靜態(tài)瑞利衰落信道的成對(duì)差錯(cuò)(PEP)性能進(jìn)行了深入地分析。理論分析和仿真試驗(yàn)證明。盡管發(fā)送端天線選擇對(duì)MIMO系統(tǒng)的分級(jí)階數(shù)會(huì)造成一定程度的損傷，但同不進(jìn)行天線選擇O‘M)相比，應(yīng)用該算法仍能獲得較大的分級(jí)增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時(shí)碼的性能。
上傳時(shí)間： 2013-10-11
上傳用戶：a296386173
影響無(wú)線通訊可靠性和距離的幾個(gè)因素?zé)o線通信距離的主要性能指標(biāo)有四個(gè)：一是發(fā)射機(jī)的射頻輸出功率；二是接收機(jī)的接收靈敏度；三是系統(tǒng)的抗干擾能力；四是發(fā)射/接收天線的類型及增益。而在這四個(gè)主要指標(biāo)中，各國(guó)電磁兼容性標(biāo)準(zhǔn)（如北美的FCC、歐洲的EN 規(guī)范）均只限制發(fā)射功率，只要對(duì)接收靈敏度及系統(tǒng)的抗干擾能力兩項(xiàng)指標(biāo)進(jìn)行優(yōu)化，即可在符合FCC或CE 標(biāo)準(zhǔn)的前提下擴(kuò)大系統(tǒng)的通信距離。一影響無(wú)線通信距離的因素1、地理環(huán)境通信距離最遠(yuǎn)的是海平面及陸地?zé)o障礙的平直開(kāi)闊地， 這也是通常用來(lái)評(píng)估無(wú)線通信設(shè)備的通信距離時(shí)使用的地理?xiàng)l件。其次是郊區(qū)農(nóng)村、丘陵、河床等半障礙、半開(kāi)闊環(huán)境，通信距離最近的是城市樓群中或群山中，總之，障礙物越密集，對(duì)無(wú)線通信距離的影響就越大，特別是金屬物體的影響最大。一些常見(jiàn)的環(huán)境對(duì)無(wú)線信號(hào)的損耗見(jiàn)下表根據(jù)路徑損耗公式:Ld=32.4+20logf +20logd f=MHZ d=Km 可知信號(hào)每損耗6dB，通訊距離就會(huì)減少一半!另一個(gè)因素就是多路徑影響， 所以如果無(wú)線模塊附近的障礙物較多時(shí)也會(huì)影響通訊的距離和可靠性。2、電磁環(huán)境直流電機(jī)、高壓電網(wǎng)、開(kāi)關(guān)電源、電焊機(jī)、高頻電子設(shè)備、電腦、單片機(jī)等設(shè)備對(duì)無(wú)線通信設(shè)備的通信距離均有不同程度的影響。3、氣侯條件空氣干燥時(shí)通信距離較遠(yuǎn)，空氣潮濕（特別是雨、雪天氣）通信距離較近，在產(chǎn)品容許的環(huán)境工作溫度范圍內(nèi)，溫度升高會(huì)導(dǎo)致發(fā)射功率減小及接收靈敏度降低，從而減小了通信距離。
上傳時(shí)間： 2013-11-13
上傳用戶：bvdragon
ORCAD在使用的時(shí)候總會(huì)出現(xiàn)這樣或那樣的問(wèn)題…但下這個(gè)問(wèn)題比較奇怪…在ORCAD中無(wú)法輸出網(wǎng)表…彈出下面的錯(cuò)誤….這種問(wèn)題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒(méi)找到問(wèn)題…終于在花了N多時(shí)間后發(fā)現(xiàn)問(wèn)題所在…其實(shí)這個(gè)問(wèn)題就是不要使用ORCAD PSPICE 庫(kù)里面的元件來(lái)畫(huà)電路圖…實(shí)際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會(huì)出現(xiàn)這種問(wèn)題…
標(biāo)簽： orcad 無(wú)法輸出 網(wǎng)表
上傳時(shí)間： 2013-11-21
上傳用戶：zaocan888
C語(yǔ)言函數(shù)大全，已包含絕大部分的函數(shù)。每個(gè)函數(shù)包含函數(shù)名，功能，用法，舉例，內(nèi)容詳盡。希望對(duì)大家有所幫助~~ 函數(shù)名: abort 功 能: 異常終止一個(gè)進(jìn)程 用 法: void abort(void); 程序例: #include #include int main(void) { printf("Calling abort()\n"); abort(); return 0; /* This is never reached */ } 函數(shù)名: abs 功 能: 求整數(shù)的絕對(duì)值 用 法: int abs(int i); 程序例: #include #include int main(void) { int number = -1234; printf("number: %d absolute value: %d\n", number, abs(number)); return 0; }
上傳時(shí)間： 2013-12-06
上傳用戶：feifei0302
頻譜分析儀的主要工作原理 接收到的中頻模擬信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換為14位的數(shù)字信 號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算， 對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時(shí)間： 2013-11-14
上傳用戶：leixinzhuo
了解各種D觸發(fā)器
上傳時(shí)間： 2013-10-29
上傳用戶：wwwe
本資料是關(guān)于Nexys3板卡的培訓(xùn)資料。Nexys 開(kāi)發(fā)板是基于最新技術(shù)Spartan-6 FPGA的數(shù)字系統(tǒng)開(kāi)發(fā)平臺(tái)。它擁有48M字節(jié)的外部存儲(chǔ)器（包括2個(gè)非易失性的相變存儲(chǔ)器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。 板上自帶AdeptTM高速USB2接口可以為開(kāi)發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達(dá)到38M字節(jié)/秒。 Nexys3開(kāi)發(fā)板可以通過(guò)添加一些低成本的外設(shè)Pmods （可以多達(dá)30幾個(gè)）和Vmods （最新型外設(shè)）來(lái)實(shí)現(xiàn)額外的功能，例如A/D和D/A轉(zhuǎn)換器，線路板，電機(jī)驅(qū)動(dòng)裝置，和實(shí)現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費(fèi)的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設(shè)計(jì)套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時(shí)間： 2013-10-24
上傳用戶：caiqinlin
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶：wentianyou
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
