-
這是再講解python內(nèi)部結(jié)構(gòu)的文件 對(duì)邊議員李有興趣 可以研究
標(biāo)簽：
python
上傳時(shí)間：
2017-01-25
上傳用戶：6546544
-
VoIP系統(tǒng)與SIP協(xié)定 - 1.ppt
標(biāo)簽：
VoIP
SIP
系統(tǒng)
上傳時(shí)間：
2013-12-26
上傳用戶：417313137
-
VoIP系統(tǒng)與SIP協(xié)定 - 2.ppt
標(biāo)簽：
VoIP
SIP
系統(tǒng)
上傳時(shí)間：
2013-12-19
上傳用戶：
-
使用socket 通訊協(xié)定透過(guò)PROC存取 oracle database
標(biāo)簽：
database
socket
oracle
PROC
上傳時(shí)間：
2014-09-03
上傳用戶：qwe1234
-
檔案?jìng)鬏攨f(xié)定(FTP)為目前相當(dāng)普遍與廣泛使用之網(wǎng)路 應(yīng)用。然而在傳統(tǒng)檔案?jìng)鬏攨f(xié)定之設(shè)計(jì)下，資料 傳輸透過(guò)Out-of-Band(OOB)之機(jī)制，意即透過(guò)控制頻道(control channel)傳輸指令 ，而實(shí)際資料 傳輸則另外透過(guò)特定之通訊埠以及TCP連 線，進(jìn)行 傳送。如此一來 可確保資料 傳輸之可靠與穩(wěn)定性，但另一方面則會(huì)造成傳輸率 (throughput)效能低落 。因此，在本計(jì)劃中，我們透過(guò)使用SCTP協(xié)定並利 用多重串 流 (multi-stream)機(jī)制，達(dá)到以In-Band機(jī)制達(dá)成Out-of-Band傳輸之相同效果。在本研究之最後亦透過(guò)於開(kāi)放原始碼系統(tǒng)實(shí)作並實(shí)際量 測(cè)，証
標(biāo)簽：
63799
FTP
上傳時(shí)間：
2013-12-10
上傳用戶：2467478207
-
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為:
(1) ”P(pán)CB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無(wú)法生產(chǎn).
(2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球.
(3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout.
(4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來(lái)應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽：
LAYOUT
PCB
設(shè)計(jì)規(guī)范
上傳時(shí)間：
2013-10-28
上傳用戶：zhtzht
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2014-12-31
上傳用戶：sunshine1402
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2013-10-15
上傳用戶：3294322651
-
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為:
(1) ”P(pán)CB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無(wú)法生產(chǎn).
(2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球.
(3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout.
(4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來(lái)應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽：
LAYOUT
PCB
設(shè)計(jì)規(guī)范
上傳時(shí)間：
2013-11-03
上傳用戶：tzl1975
-
Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來(lái)跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時(shí)做trace，協(xié)助工程師debug。
可能您會(huì)覺(jué)的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實(shí)Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫(xiě)好coding style，並養(yǎng)成習(xí)慣。
下圖所示為整個(gè)Debussy的原理架構(gòu)，可歸納幾個(gè)結(jié)論：
標(biāo)簽：
Analysis
Software
Debussy
Debug
上傳時(shí)間：
2014-01-14
上傳用戶：hustfanenze
