草莓视频丝瓜在线观看丝瓜18,亚洲精选91,日韩激情片免费

印制線路板

LOBS邊緣節(jié)點突發(fā)包組裝和光板FPGA實現(xiàn)

近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關鍵技術和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關注于邊緣節(jié)點核心板突發(fā)包組裝算法。本文第一章首先介紹LOBS網(wǎng)絡的背景、架構，分析了LOBS網(wǎng)絡的關鍵技術，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。第二章介紹了LOBS邊緣節(jié)點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內(nèi)存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。第四章總結了論文的主要內(nèi)容，并對LOBS技術進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。

標簽： LOBS FPGA 節(jié)點

上傳時間： 2013-05-26

上傳用戶：AbuGe
基于FPGA的多路碼分復用通信系統(tǒng)實現(xiàn)

第三代移動通信系統(tǒng)及技術是目前通信領域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關鍵技術，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復用傳輸。在系統(tǒng)設計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復雜度與系統(tǒng)資源利用率，選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環(huán)跟蹤機制、導頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統(tǒng)提出了改進意見。

標簽： FPGA 多路分通信系統(tǒng)

上傳時間： 2013-06-27

上傳用戶：fzy309228829
板級光互連協(xié)議研究與FPGA實現(xiàn)

隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路層功能包括了協(xié)議原語設計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設計，流量控制機制設計，協(xié)議通道初始化設計，錯誤檢測機制設計和空閑字符產(chǎn)生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權)——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。

標簽： FPGA 板級光互連協(xié)議研究

上傳時間： 2013-06-28

上傳用戶：guh000
SmartARM2400系列開發(fā)板全套資料

· SmartARM2400是廣州致遠電子有限公司精心設計的一款集教學、競賽、工控開發(fā)于一身的開發(fā)套件，套件以NXP公司的LPC2478為核心，該芯片具有EMC（外部總線接口），可支持核心板上集成的32M SDRAM和2MB NOR Flash，并提供4路串口、1路IrDA接口、1路10/100M以太網(wǎng)接口、2個CAN-bus接口、1路I2S接口、1路USB OTG接口、1路USB Hos

標簽： SmartARM 2400 開發(fā)板

上傳時間： 2013-06-22

上傳用戶：zhengxueliang
SmartARM2400系列開發(fā)板全套資料

· SmartARM2400是廣州致遠電子有限公司精心設計的一款集教學、競賽、工控開發(fā)于一身的開發(fā)套件，套件以NXP公司的LPC2478為核心，該芯片具有EMC（外部總線接口），可支持核心板上集成的32M SDRAM和2MB NOR Flash，并提供4路串口、1路IrDA接口、1路10/100M以太網(wǎng)接口、2個CAN-bus接口、1路I2S接口、1路USB OTG接口、1路USB Hos

標簽： SmartARM 2400 開發(fā)板

上傳時間： 2013-07-27

上傳用戶：evil
PROTEUS仿真用單片機系統(tǒng)板

PROTEUS仿真用單片機系統(tǒng)板\r\n系統(tǒng)資源豐富：\r\n★　內(nèi)置RAM　32KB模塊\r\n★　內(nèi)置8位動態(tài)數(shù)碼顯示模塊\r\n★　內(nèi)置8X8點陣顯示模塊\r\n★　4位靜態(tài)數(shù)碼顯示模塊\r\n★　4位級聯(lián)的74LS164串并轉(zhuǎn)換模塊\r\n★　內(nèi)置8通道8位A/D轉(zhuǎn)換\r\n★　內(nèi)置8位D/A轉(zhuǎn)換\r\n★　內(nèi)置2路SPI和I2C總線接口\r\n★　內(nèi)置4路1－Wire總線接口\r\n★　內(nèi)置4X4矩陣式鍵盤\r\n★　內(nèi)置4路獨立式鍵盤\r\n★　內(nèi)置4路撥動開關\r\n★　內(nèi)置8位LED發(fā)光二

標簽： PROTEUS 仿真用單片機系統(tǒng)板

上傳時間： 2013-09-30

上傳用戶：sssl
PCB布線原則

PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據(jù)這個基本的關系對導線寬度進行適當?shù)目紤]。印制導線最大允許工作電流（導線厚50um，允許溫升10℃）導線寬度（Mil）導線電流（A）其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、通常一個電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機殼地等，地線的設計原則如下：1、正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。2、數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。3、接地線應盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm 以上。4、接地線構成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因為環(huán)形地線可以減小接地電阻，從而減小接地電位差。二、配置退藕電容PCB 設計的常規(guī)做法之一是在印刷板的各個關鍵部位配置適當?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：􀁺?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡��?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。��?對對于抗噪能力弱、關斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應在芯片的電源線和地線之間直接接入退藕電容¡��?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到£��?從從成本和信號質(zhì)量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設設計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡��?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數(shù)¡��? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡��?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡��?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設設置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區(qū)圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發(fā)射與耦合¡?印印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘¡?對¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾¡?信信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間¡環(huán)境效應原Ô要注意所應用的環(huán)境，例如在一個振動或者其他容易使板子變形的環(huán)境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時（面積超¹500平平方毫米），應局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經(jīng)濟原則遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應小Ó2c，，而且器件在印制板上的排列方式應遵循一定的規(guī)則£同一印制板上的器件應盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設備的µ部），千萬不要將它放在發(fā)熱器件的正上方，多個器件最好是在水平面上交錯布局¡設備內(nèi)印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設計中經(jīng)常使用的手段¡

標簽： PCB 布線原則

上傳時間： 2013-11-24

上傳用戶：氣溫達上千萬的
單片機開發(fā)板使用手冊

1．標準的8X5X應用電路設計。2．自帶程序的在線燒錄（自下載）功能。3．帶6位數(shù)碼管顯示LED。4．自帶標準RS232接口連接電路。5．有掉電密碼不消失之功能串行EPROM應用。6．自帶4*4標準鍵盤輸入，便于學習者掌握鍵盤輸入和程序編寫。7．有一路聲（光）顯示的控制輸出指示，并可直接在板上的P2口上再擴展七路輸出控制。8．預留擴展空間及接口，可直接驅(qū)動或控制用戶設備，便于用戶直接開發(fā)品。

標簽： 單片機開發(fā)板使用手冊

上傳時間： 2013-11-12

上傳用戶：yinglimeng
單片機實驗板

針對目前市上有片機實驗單實滿板大多功能功能一、用性不能足要求開發(fā)實電單等缺陷，了一系列功能強大和具有用路的片機實驗并編寫板，了完整實驗導書應為產(chǎn)開發(fā)學習單的指和相的程序，品和片機提供了良好的平臺。

標簽： 單片機實驗板

上傳時間： 2013-11-11

上傳用戶：hsfei8
AVR mega128開發(fā)板

AVR mega128開發(fā)板聯(lián)系楊迪 15336417867 0531-55508458 QQ：1347978253 http://www.easyele.cn 產(chǎn)品概述:AVR mega128開發(fā)板是AVRVi開發(fā)的基于Atmega128單片機的綜合學習開發(fā)系統(tǒng)，板載學習資源，集成JTAG仿真器和ISP下載功能，核心板可拆卸獨立使用，是你學習AVR單片機，參加各類電子設計競賽，快速搭建產(chǎn)品的不二選擇。AVR mega128開發(fā)板亦可以作為單片機培訓，高校實驗室，課程設計等的實驗器材。為了更好的支持客戶的學習和開發(fā)，此開發(fā)板板通訊接口升級為USB接口，方便計算機沒有串口的朋友，學習起來更加簡捷。貨號：EasyAVRM128SK-A 規(guī)格：套重量：300克單價498/套。參數(shù)特色： 1.采用核心板和主板分離的形式，在系統(tǒng)的學習之后，可以把核心板直接用于產(chǎn)品中，快速搭建系統(tǒng)。 2.開發(fā)板上集成了AVR JTAG ICE仿真器和AVR ISP編程器，超高性價比。 3.您只需要再擁有一臺計算機，而不需要購買仿真器和編程器就可以學習開發(fā)了。 4.信號調(diào)理電路，輸入0～10V，軌至軌信號調(diào)理。 5.系統(tǒng)資源適中，性價比高。 6.豐富的學習資源，完善的產(chǎn)品支持。 7.EasyAVR教給你從開發(fā)環(huán)境建立，軟件編譯，到下載，傳真，硬件設計等一系列電子工程師必備的技能，真正學以致用。 AVR mega128開發(fā)板板上資源： M128 所有引腳引出，可以利用杜邦頭很方便的進行接插擴展，標準2.54針距，可以直接插在萬用板上使用，便于進行實驗 m128 DB Core 自帶5V、3V3 雙路電源穩(wěn)壓 m128 DB Core 外部晶振多種選擇，既可以使用板上已經(jīng)焊接好的14.7456M的晶振，也可以自己根據(jù)自己的需求擴展，晶振的切換通過跳線實現(xiàn)m128 DB Core 帶有JTAG ISP 標準接口 m128 DB Core 自帶一路標準RS232－TTL轉(zhuǎn)換電路，方便實現(xiàn)串口通信 AVR mega128 開發(fā)板底板：板載JTAG 仿真器板載STK500 下載內(nèi)核 2路獨立可調(diào)的信號調(diào)理電路，可控增益G=0.1-10 2路RS232 串行接口 1路RS485 接口 8 路LED 顯示 4 位動態(tài)7 段數(shù)碼管，利用74HC595進行驅(qū)動 4 位獨立按鍵板載IIC 總線PCF8563 實時鐘芯片板載IIC 總線EEPROM AT24c01 1 路有源蜂鳴器 1 路18B20 溫度傳感器接口，支持單總線器件。(12820可選：10元每個) 1602LCD 接口(送1602液晶) 12232、12864 LCD 接口(LCD12864可選：80元每個) 想找一份好工作嗎？你想成為一名電子設計工程師嗎？你對電子設計有濃厚興趣，而沒有工具嗎？看了很久的程序方面的書籍，卻沒有實踐的機會嗎？需要開發(fā)產(chǎn)品，想快速入門？想?yún)⒓与娮釉O計大賽，機器人大賽嗎？這個性價比高的專業(yè)工具是你的不二選擇，它不僅僅是一個AVR mega128 開發(fā)板，他還是一個強大的開發(fā)工具，通過它進行學習后，對電子產(chǎn)品的設計有進一步的認知，建立起學習ARM，DSP，F(xiàn)PGA的良好基礎。AVR mega128 開發(fā)板集成了AVR學習板，AVR開發(fā)板，AVR編程器，AVR仿真器，AVR核心板的功能，并且可以分開獨立使用。銷售清單： 1、調(diào)試好的AVR mega128開發(fā)板一塊(板載JTAG ISP 二合一，已經(jīng)寫入自檢程序) 2、ATmega128核心板一塊 3、USB供電線一條 4、標準串口(RS232)通訊線纜一條 5、資料光盤一張 6、使用說明書（實驗講義）一本 7、保修卡即訂單清單一份 8、贈送LCD1602液晶一塊

標簽： mega AVR 128 開發(fā)板

上傳時間： 2013-11-10

上傳用戶：zm7516678