成人在线高清免费,亚洲国产精品久久久男人的天堂,欧美国产日韩精品

卷積碼

計算機(jī)視覺與卷積神經(jīng)網(wǎng)絡(luò)

該文檔為計算機(jī)視覺與卷積神經(jīng)網(wǎng)絡(luò)講解資料，講解的還不錯，感興趣的可以下載看看…………………………

標(biāo)簽： 計算機(jī)視覺神經(jīng)網(wǎng)絡(luò)

上傳時間： 2021-10-30

上傳用戶：zhanglei193
基于卷積神經(jīng)網(wǎng)絡(luò)的糖尿病預(yù)測

該文檔為基于卷積神經(jīng)網(wǎng)絡(luò)的糖尿病預(yù)測簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

標(biāo)簽： 神經(jīng)網(wǎng)絡(luò)

上傳時間： 2021-11-05

上傳用戶：kent
神經(jīng)網(wǎng)絡(luò)與卷積神經(jīng)網(wǎng)絡(luò)講解

該文檔為神經(jīng)網(wǎng)絡(luò)與卷積神經(jīng)網(wǎng)絡(luò)講解資料，講解的還不錯，感興趣的可以下載看看…………………………

標(biāo)簽： 神經(jīng)網(wǎng)絡(luò)

上傳時間： 2021-11-05

上傳用戶：
基于卷積神經(jīng)網(wǎng)絡(luò)的人群密度估計

該文檔為基于卷積神經(jīng)網(wǎng)絡(luò)的人群密度估計簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

標(biāo)簽： 神經(jīng)網(wǎng)絡(luò)

上傳時間： 2021-11-16

上傳用戶：
基于卷積編碼的擴(kuò)頻通信系統(tǒng)軟件平臺設(shè)計

基于卷積編碼的擴(kuò)頻通信系統(tǒng)軟件平臺設(shè)計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

標(biāo)簽： 卷積編碼擴(kuò)頻通信系統(tǒng)

上傳時間： 2022-01-03

上傳用戶：
神經(jīng)網(wǎng)絡(luò)到卷積神經(jīng)網(wǎng)絡(luò)原理與實踐講解

該文檔為神經(jīng)網(wǎng)絡(luò)到卷積神經(jīng)網(wǎng)絡(luò)原理與實踐講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

標(biāo)簽： 神經(jīng)網(wǎng)絡(luò)

上傳時間： 2022-01-31

上傳用戶：
DSP卷積算法的實現(xiàn)實驗報告

該文檔為DSP卷積算法的實現(xiàn)實驗報告講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

標(biāo)簽： dsp

上傳時間： 2022-04-14

上傳用戶：
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（37）

VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（37）資源包含以下內(nèi)容：1. at91sam64編程實例.2. 一個用asm寫的操作系統(tǒng)原型很適合大家學(xué)習(xí)學(xué)習(xí).3. 本文詳細(xì)介紹了學(xué)習(xí)FREEBSD的一些命令.4. 一個12路串口+3路Socket口的數(shù)據(jù)收發(fā)程序嵌入式ucLinux操作系統(tǒng)下調(diào)試通過.5. c語言中寫二進(jìn)制數(shù)。引用例子： #define Bin(n) LongToBin(0x##n##l) void main(void) { unsigned char c c =.6. 此程序是利用2051單片機(jī)P1.0,P1.1精密比較器功能實現(xiàn)a/d轉(zhuǎn)換通過P1.0電位器調(diào)節(jié).7. 《KEIL C51 Vision2 中文入門教程》翻譯.8. 基于單片機(jī)、nrf24e1發(fā)射接受程序.9. 一個用于控制LCD panel顯示的驅(qū)動程序。控制LCD讀寫和顯示控制。.10. libminigui-1.3.3.tar.gz。對想學(xué)習(xí)miniGUI的朋友這是非常好的自學(xué)資料！.11. libminigui-1.3.0.tar.gz。 miniGUI的庫函數(shù)源代碼！.12. 8255 輸入、輸出實驗的匯編程序清單　　　　　　　　方式0.13. 深圳金鵬液晶自帶漢字顯示模塊4*15D的使用例程.14. Keyboard Source code for 68HC705J1A,供胡次使用68HC705J1A.15. 用于小商品消費的SMS消費機(jī)程序.16. 是上一個SMS消費機(jī)的充值機(jī)程序.17. 以上幾個手持機(jī)的初始化程序.18. 68K328手持開發(fā)說明文檔.19. 這是一個ARM的實驗。主要是使用PWM6輸出一個固定占空比的單邊沿控制PWM信號.20. 這是一個語音電壓表.21. 具有原始語音播放功能.22. 是一個按鍵控制的錄音筆.23. 是一個飛翔的小鳥.24. 用匯編和C編寫的.25. 卷積碼的C源程序.26. 1．在發(fā)送端通過一個編碼系統(tǒng)對待傳數(shù)據(jù)預(yù)先編碼.27. lcd液晶顯示器的單片機(jī)地層驅(qū)動程序以及字符點陣生成器,剛剛做完的項目,希望對大家有用.28. ActiveTcl is ActiveState s quality-assured distribution of Tcl, available for AIX, HP-UX, Linux, Mac.29. 是TCL的另外一個編譯（解釋）器.30. AT88SC102及AT88SC1604 IC卡的讀寫（C51編寫）測試表明程序工作可靠.31. i2c軟件包, 很有用, 也非常簡單.32. 一個德國人用匯編寫的基于15個采樣點的dcc編碼器.33. 一個德國人寫的基于15各采樣點的dcc解碼器.34. 本程序是針對T6963C控制器的LCD接口的驅(qū)動程序。.35. key(鍵盤子程序）.36. s_serial(c51用io口模擬串口).37. PS鍵盤與單片機(jī)連接.38. 在51移植的ucos2源代碼 UCOS2_KEIL.39. 單片機(jī)自發(fā)自收CAN通訊 c51_can_self.40. 日立單片機(jī)實現(xiàn)IIC的的程序,由C語言寫出,已經(jīng)調(diào)試通過,可以放心使用.

標(biāo)簽： 工程圖

上傳時間： 2013-06-02

上傳用戶：eeworm
基于FPGA的Viterbi譯碼器設(shè)計與實現(xiàn).rar

卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實意義。本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌?b>卷積碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。

標(biāo)簽： Viterbi FPGA 譯碼器

上傳時間： 2013-06-24

上傳用戶：myworkpost
DVBSS2調(diào)制器的設(shè)計及其FPGA實現(xiàn).rar

數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合，是高技術(shù)競爭的焦點之一。其中，信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象，結(jié)合國際通行的DVB-S/S2標(biāo)準(zhǔn)，研究了該系統(tǒng)在發(fā)射端的設(shè)計與實現(xiàn)所涉及到的一系列內(nèi)容。本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn)，特別是對我國衛(wèi)星電視的發(fā)展進(jìn)行了詳細(xì)的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進(jìn)行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎(chǔ)上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進(jìn)行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn)，按功能對DVB-S/S2信道編碼過程進(jìn)行模塊分解，并針對每個模塊進(jìn)行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號處理方面的優(yōu)勢，本文重點對其中的幾個關(guān)鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并通過HDL描述和時序仿真來驗證算法正確性。

標(biāo)簽： DVBSS2 FPGA 調(diào)制器

上傳時間： 2013-07-10

上傳用戶：gmh1314