本文從工程設(shè)計(jì)和應(yīng)用出發(fā),根據(jù)某機(jī)載設(shè)備直接序列擴(kuò)頻(DS-SS)接收機(jī)聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關(guān)解擴(kuò)電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴(kuò)器的替代設(shè)計(jì)方案,通過理論分析、軟件仿真、數(shù)學(xué)計(jì)算、電路設(shè)計(jì)等方法和手段,研制出了滿足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過主要性能參數(shù)的測試和環(huán)境溫度驗(yàn)證試驗(yàn),并在整機(jī)上進(jìn)行了試驗(yàn)和試用,結(jié)果表明電路性能指標(biāo)達(dá)到了設(shè)計(jì)要求。對(duì)工程應(yīng)用中的部分問題進(jìn)行了初步研究和分析,其中較詳細(xì)地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴(kuò)信號(hào)相關(guān)解擴(kuò)時(shí)的頻率響應(yīng)特性。 論文的主要工作在于： (1)根據(jù)某機(jī)載設(shè)備擴(kuò)頻接收機(jī)基于SAW.P.TDL的中頻解擴(kuò)電路要求,進(jìn)行理論分析、電路設(shè)計(jì)、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴(kuò)頻接收機(jī)中原位替代原SAW相關(guān)解擴(kuò)電路； (2)對(duì)中頻數(shù)字相關(guān)器的主要性能參數(shù)進(jìn)行測試,進(jìn)行了必要的高低溫等環(huán)境試驗(yàn),確定電路是否達(dá)到設(shè)計(jì)指標(biāo)和是否滿足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴(kuò)頻接收機(jī),與原SAW.P.TDL中頻解擴(kuò)電路置換,確定與接收機(jī)的電磁兼容性、與中放電路的匹配和適應(yīng)性,測試整個(gè)擴(kuò)頻接收機(jī)的靈敏度、動(dòng)態(tài)范圍、解碼概率等指標(biāo)是否滿足接收機(jī)模塊技術(shù)規(guī)范要求； (4)將改進(jìn)后的擴(kuò)頻接收機(jī)裝入某機(jī)載設(shè)備,測試與接收機(jī)相關(guān)的性能參數(shù),整機(jī)進(jìn)行高低溫等主要環(huán)境試驗(yàn),確定電路變化后的整機(jī)設(shè)備各項(xiàng)指標(biāo)是否滿足其技術(shù)規(guī)范要求； (5)通過對(duì)基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進(jìn)行對(duì)比測試和分析,特別是電路對(duì)頻率偏移響應(yīng)特性的對(duì)比分析,從而得出初步的結(jié)論。
標(biāo)簽： 中頻 數(shù)字 工程實(shí)現(xiàn)
上傳時(shí)間： 2013-06-22
上傳用戶：徐孺
由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目，在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對(duì)卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn)，最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項(xiàng)式、碼率以及增信刪余等)對(duì)其譯碼性能的影響；針對(duì)項(xiàng)目需求，確定卷積編碼器的約束長度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級(jí)仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題，包括編譯碼的基本結(jié)構(gòu)，各個(gè)模塊的功能及實(shí)現(xiàn)策略，編譯碼器的時(shí)序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn)，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運(yùn)算，設(shè)計(jì)出高速編譯碼器；對(duì)軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試，并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級(jí)調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對(duì))；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測試。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
射頻識(shí)別 (RFID) 是一種自動(dòng)識(shí)別技術(shù)，用於識(shí)別包含某個(gè)編碼標(biāo)簽的任何物體
上傳時(shí)間： 2013-10-29
上傳用戶：star_in_rain
這是一個(gè)用51單片機(jī)做的記米器程序，它能統(tǒng)計(jì)繞卷的長度，精度比較高。
上傳時(shí)間： 2014-01-05
上傳用戶：大融融rr
一個(gè)功放擴(kuò)大器的程序，MCU是AT89C2051 帶有遙控器接收功能及音量控制PT2259 編碼器的檢測
標(biāo)簽： 程序
上傳時(shí)間： 2013-12-13
上傳用戶：himbly
卷積碼的C源程序，包括編碼器和譯碼器。 還有一個(gè)是循環(huán)榮譽(yù)校驗(yàn)的vhdl]源碼。
上傳時(shí)間： 2015-04-15
上傳用戶：qq21508895
RA8802 是一個(gè)中英文文字與繪圖模式的點(diǎn)矩陣液晶顯示(LCD)控制器，可最大支援320x240 點(diǎn)的LCD 面 板。內(nèi)建512Kbyte 的字形碼可以顯示中文字型、數(shù)字符號(hào)與英文字母。在文字模式中，RA8802 可接收標(biāo)準(zhǔn) 中文文字內(nèi)碼直接顯示中文，而不需要進(jìn)入繪圖模式以繪圖方式描繪中文，可以節(jié)省許多微處理器時(shí)間，提 升液晶顯示中文之處理效率。
上傳時(shí)間： 2014-06-08
上傳用戶：wweqas
卷積碼是一種有記憶的編碼，在任意給定的時(shí)間單元處，編碼器的n個(gè)輸出不僅與此時(shí)間單元的k個(gè)輸入有關(guān)，而且也與前m個(gè)輸入有關(guān)。卷積碼通常表示為：（n,k,m） 本次仿真采用（2，1，3）卷積碼。
上傳時(shí)間： 2015-06-11
上傳用戶：liglechongchong
卷積碼譯碼算法改進(jìn) 實(shí)現(xiàn)Conv.(2,1,9)的編碼、軟判決滑動(dòng)窗維特比譯碼，其生成多項(xiàng)式為G0=561(八進(jìn)制),G1=753(八進(jìn)制)，調(diào)制方式為BPSK，信道為AWGN，比較不同的譯碼深度對(duì)譯碼器性能的影響
標(biāo)簽： Conv 譯碼 卷積碼 算法改進(jìn)
上傳時(shí)間： 2014-01-05
上傳用戶：wfl_yy
該文件夾為空時(shí)塊碼－卷積碼級(jí)聯(lián)系統(tǒng)的仿真程序，天線配置為2發(fā)2收。 主要程序的用途說明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，設(shè)置各種參數(shù) gendatabits.m: 生成原始信息比特?cái)?shù)據(jù)的程序 conv_encoder.m: 卷積碼編碼器 interleave.m: 交織器 mod_2Tx_STBC_DFUSC_Convcode.m：調(diào)制程序 gen_SUI_CorrCIR.m: 生成信道沖擊響應(yīng)的程序 get_perfectCE_2x2.m: 生成理想信道估計(jì)值的程序 chanSUI_corr_2x2.m: 發(fā)送信號(hào)通過SUI信道的程序 addAWGN_2x2.m: 添加高斯白噪聲的程序 dem_DFUSC_2x2_STBC.m: 接收端解調(diào)主程序 ls_freq.m: 頻域LS算法 ls_time_2x2.m: 時(shí)域LS算法 iterative_detection_decoding_2x2.m: 級(jí)聯(lián)MAP算法主程序 map_decoding.m: 卷積碼MAP譯碼程序 b2s_logp.m: 符號(hào)LLR轉(zhuǎn)化為比特LLR
標(biāo)簽： 卷積碼 仿真程序 級(jí)聯(lián)
上傳時(shí)間： 2013-12-25
上傳用戶：源碼3
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
