摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設計了一個用于多種高速串行協議的數據交換模塊,并解決了該模塊實現中的關鍵問題.該交換模塊實現4X模式RapidIO協議與4X模式PCI Express協議之間的數據交換,以及自定義光纖協議與4X模式PCI Express協議之間的數據交換,實現了單字讀寫以及DMA操作,并提供高速穩定的傳輸帶寬.
上傳時間： 2013-10-12
上傳用戶：rnsfing
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
針對目前工控領域，現場數據采集分散管理的不足，該文采用了Modbus RTU通信協議和串口通信技術，設計了主從式通信的采集系統，實現對各個現場的遠程集中監控，即集散控制系統。詳細闡述了在C#環境下基于Modbus RTU通信協議的上位機和DAM-3504系列三相多功能電量采集模塊經過GPRS網絡的主從式串行通信的實現。經過現場測試驗證，表明該方案運行穩定，操作簡便，能夠對采集的數據進行實時顯示，解決了對現場的統一監控和分布式管理的問題，為工業控制現場提供了一套可行性方案。
上傳時間： 2013-10-29
上傳用戶：88mao
智能天線行標
上傳時間： 2013-10-11
上傳用戶：hanhanj
相控陣雷達導引頭是未來導引頭發展的一個重要領域，為了消除彈體擾動對導引頭測量誤差的影響，實現相控陣雷達導引頭的捷聯去耦，設計了一種相控陣雷達導引頭捷聯去耦數字平臺，采用基于四元數法求取彈體的姿態角，采用相控陣雷達導引頭波束掃描穩定算法實現對波束掃描誤差的補償，達到導引頭捷聯去耦的目的，并在MATLAB中對四元數法和波束掃描穩定算法進行了仿真驗證，取得了較好的去耦效果，該相控陣雷達導引頭捷聯去耦數字平臺具有原理簡單、算法運算量小和去耦效率高的特點
上傳時間： 2013-10-21
上傳用戶：Tracey
一名設計工程師怎樣才能真正充分利用串行I/O的各種技術呢？在開始設計之前，我們需要知道什么對于實現串行I/O是有益的。我們需要研究一些基于串行設計的單元器件，從而了解一下是否有現成的工具可以幫助實現串行I/O。
上傳時間： 2013-11-18
上傳用戶：杜瑩12345
采用Xilinx 公司Virtex- II Pro 系列FPGA 內嵌得SERDES 模塊———RocketIO 作為高速串行協議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現了兩板間基于數據幀的簡單高速串行傳輸, 并在ISE 環境中對整個協議進行了仿真, 當系統頻率為100MHz, 串行速率在2Gbps 時, 在驗證板上用chipscope 抓取的數據表明能夠實現兩板間數據的高速無誤串行傳輸。關鍵詞: RocketIO;高速串行傳輸;SERDES;協議
上傳時間： 2013-10-21
上傳用戶：xy@1314
無論是自動應答機、護照/身份驗證設備，或者是便利店內的銷售點終端，都有一些重要信息，例如口令、個人身份識別號(PIN)、密鑰和專有加密算法等，需要特別保護以防失竊。金融服務領域采用了各種精細的策略和程序來保護硬件和軟件。因此，對于金融交易系統的設計者來講，在他設計一個每年要處理數十億美元業務的設備時，必將面臨嚴峻挑戰。為確保可信度，一個支付系統必須具有端到端的安全性。中央銀行的服務器通常放置在一個嚴格限制進入的建筑物內，周圍具有嚴密的保護，但是遠端的支付終端位于公共場所，很容易遭受竊賊侵襲。盡管也可以將微控制器用保護外殼封閉起來，并附以防盜系統，一個有預謀的攻擊者仍然可以切斷電源后突破防盜系統。外殼可以被打開，如果將外殼與微控制器的入侵響應加密邊界相聯結，對于安全信息來講就增加了一道保護屏障。為了實現真正的安全性，支付系統應該將入侵響應技術建立在芯片內部，并使用可以信賴的運算內核。這樣，執行運算的芯片在發生入侵事件時就可以迅速刪除密鑰、程序和數據存儲器，實現對加密邊界的保護1。安全微控制器最有效的防護措施就是，在發現入侵時迅速擦除存儲器內容。DS5250安全型高速微控制器就是一個很好的典范，它不僅可以擦除存儲器內容，而且還是一個帶有SRAM程序和數據存儲器的廉價的嵌入式系統。物理存儲器的信心保證多數嵌入式系統采用的是通用計算機，而這些計算機在設計時考慮更多的是靈活性和調試的便利性。這些優點常常又會因引入安全缺口而成為其缺陷2。竊賊的首個攻擊點通常是微控制器的物理存儲器，因此，對于支付終端來講，采用最好的存儲技術尤其顯得重要。利用唾手可得的邏輯分析儀，例如Hewlett-Packard的HP16500B，很容易監視到地址和數據總線上的電信號，它可能會暴露存儲器的內容和私有數據，例如密鑰。防止這種竊聽手段最重要的兩個對策是，在存儲器總線上采用強有力的加密措施，以及選擇在沒有電源時也能迅速擦除的存儲技術。有些嵌入式系統試圖采用帶內部浮置柵存儲器(例如EPROM或閃存)的微控制器來獲得安全性。最佳的存儲技術應該能夠擦除其內容，防止泄密。但紫外可擦除的EPROM不能用電子手段去擦除，需要在紫外燈光下照射數分鐘才可擦除其內容，這就增加了它的脆弱性。閃存或EEPROM要求處理器保持工作，并且電源電壓在規定的工作范圍之內，方可成功完成擦除。浮置柵存儲技術對于安全性應用來講是很壞的選擇，當電源移走后，它們的狀態會無限期地保持，給竊賊以無限長的時間來找尋敏感數據。更好的辦法是采用象SRAM這樣的存儲技術，當電源被移走或入侵監測電路被觸發時以下述動作之一響應：• 當電源被移走后存儲器復零。• 入侵監測電路在數納秒內擦除內部存儲器和密鑰。• 外部存儲器在應用軟件的控制下以不足100ns的寫時間進行擦除。
上傳時間： 2013-11-14
上傳用戶：dick_sh
