本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿(mǎn)足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：Altman
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿(mǎn)足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高效率，又能像軟件那樣靈活可變，易于升級(jí)，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關(guān)鍵在于電路結(jié)構(gòu)可以動(dòng)態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來(lái)實(shí)現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實(shí)驗(yàn)板的可編程資源實(shí)現(xiàn)了一個(gè)8位微程序控制的“實(shí)驗(yàn)CPU”，將“實(shí)驗(yàn)CPU”與實(shí)驗(yàn)板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對(duì)雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進(jìn)行了初步研究。 首先，文章研究了8位微程序控制CPU的開(kāi)發(fā)實(shí)現(xiàn)。通過(guò)設(shè)計(jì)實(shí)驗(yàn)CPU的系統(tǒng)邏輯圖，來(lái)確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼。“實(shí)驗(yàn)CPU”采用的是微程序控制器的方式來(lái)進(jìn)行控制，因此進(jìn)行了微程序控制器的設(shè)計(jì)，即微指令編碼的設(shè)計(jì)和微程序編碼的設(shè)計(jì)。為利用可編程資源實(shí)現(xiàn)該“實(shí)驗(yàn)CPU”，需對(duì)“實(shí)驗(yàn)CPU”進(jìn)行VHDL描述。 其次，文章進(jìn)行了“實(shí)驗(yàn)CPU”綜合下載與開(kāi)發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開(kāi)發(fā)工具。將“實(shí)驗(yàn)CPU”的VHDL描述進(jìn)行綜合以及下載，與實(shí)驗(yàn)箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實(shí)現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實(shí)驗(yàn)板的具體環(huán)境，文章對(duì)雙內(nèi)核CPU系統(tǒng)存在的關(guān)鍵問(wèn)題，如“實(shí)驗(yàn)CPU”的內(nèi)存讀寫(xiě)問(wèn)題、微程序控制器的實(shí)現(xiàn)，以及“實(shí)驗(yàn)CPU'’框架等進(jìn)行了改進(jìn)，并通過(guò)在開(kāi)發(fā)工具中添加控制模塊和驅(qū)動(dòng)程序來(lái)實(shí)現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對(duì)雙核CPU系統(tǒng)進(jìn)行了功能分析。經(jīng)分析，該系統(tǒng)中兩個(gè)CPU內(nèi)核均可正常運(yùn)行指令、執(zhí)行任務(wù)。利用實(shí)驗(yàn)板上的ARMCPU監(jiān)視用“實(shí)驗(yàn)CPU”的工作情況，如模擬“實(shí)驗(yàn)CPU”的內(nèi)存，實(shí)現(xiàn)機(jī)器碼運(yùn)行，通過(guò)串行口發(fā)送的指令來(lái)完成單步運(yùn)行、連續(xù)運(yùn)行、停止、“實(shí)驗(yàn)CPU"指令文件傳送、“實(shí)驗(yàn)CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級(jí)終端上。該系統(tǒng)通過(guò)利用ARMCPU來(lái)監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
標(biāo)簽： FPGA 可編程
上傳用戶(hù)：royzhangsz
傳統(tǒng)的數(shù)控系統(tǒng)采用的大多是專(zhuān)用的封閉式結(jié)構(gòu)，它能提供給用戶(hù)的選擇有限，用戶(hù)無(wú)法對(duì)現(xiàn)有數(shù)控設(shè)備的功能進(jìn)行修改以滿(mǎn)足自己的特殊要求；各種廠商提供給用戶(hù)的操作方式各不相同，用戶(hù)在培訓(xùn)人員、設(shè)備維護(hù)等方面要投入大量的時(shí)間和資金。這些問(wèn)題嚴(yán)重阻礙了CNC制造商、系統(tǒng)集成者和用戶(hù)采用快速而有創(chuàng)造性的方法解決當(dāng)今制造環(huán)境中數(shù)控加工和系統(tǒng)集成中的問(wèn)題。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的高速發(fā)展，數(shù)控技術(shù)正朝向柔性化、智能化和網(wǎng)絡(luò)化的方向發(fā)展。針對(duì)數(shù)控系統(tǒng)已存在的問(wèn)題和未來(lái)發(fā)展的趨勢(shì)，本文致力于建立一個(gè)適合現(xiàn)場(chǎng)加工特征的開(kāi)放結(jié)構(gòu)數(shù)控平臺(tái)，使系統(tǒng)具備軟硬件可重構(gòu)的柔性特征，同時(shí)把監(jiān)控診斷和網(wǎng)絡(luò)模塊融入數(shù)控系統(tǒng)的框架體系之內(nèi)，滿(mǎn)足智能化和網(wǎng)絡(luò)化的要求。 本文在深入研究嵌入式系統(tǒng)技術(shù)的基礎(chǔ)上，引入可重構(gòu)的設(shè)計(jì)方法，選擇具體的硬件平臺(tái)和軟件平臺(tái)進(jìn)行嵌入式可重構(gòu)數(shù)控系統(tǒng)平臺(tái)的研發(fā)。硬件結(jié)構(gòu)以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片為核心，配以系統(tǒng)所需的外圍模塊；軟件系統(tǒng)以性能卓越的VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)為核心，開(kāi)發(fā)所需要的應(yīng)用軟件，將VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)擴(kuò)展為一個(gè)完整、實(shí)用的嵌入式數(shù)控系統(tǒng)。該系統(tǒng)不僅具有可靠性高、穩(wěn)定性好、功能強(qiáng)的優(yōu)點(diǎn)，而且具有良好的可移植性和軟硬件可裁減性，便于根據(jù)實(shí)際需求進(jìn)行功能的擴(kuò)展和重構(gòu)。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設(shè)計(jì)，以及存儲(chǔ)、采集、通訊和網(wǎng)絡(luò)等模塊的設(shè)計(jì)。 (2)深入研究了基于FPGA的串行配置方法和可重構(gòu)設(shè)計(jì)方法，設(shè)計(jì)出基于FPGA的電機(jī)運(yùn)動(dòng)控制、機(jī)床IO控制、鍵盤(pán)陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)在硬件平臺(tái)上的移植和任務(wù)調(diào)度原理，合理分配控制系統(tǒng)的管理任務(wù)，開(kāi)發(fā)系統(tǒng)的底層驅(qū)動(dòng)程序和應(yīng)用程序。 最后，本文總結(jié)了系統(tǒng)的開(kāi)發(fā)工作，并對(duì)嵌入式可重構(gòu)數(shù)控系統(tǒng)的進(jìn)一步研究提出了自己的一些想法，以指引后續(xù)研究工作。
標(biāo)簽： 嵌入式 可重構(gòu) 數(shù)控系統(tǒng)
上傳用戶(hù)：gcs333
本電路針對(duì)過(guò)程控制應(yīng)用提供一款完全可編程的通用模擬前端(AFE)，支持2/3/4線RTD配置、帶冷結(jié)補(bǔ)償?shù)臒犭娕驾斎搿螛O性和雙極性輸入電壓、4 mA至20 mA輸入，串行控制的8通道單刀單擲開(kāi)關(guān)ADG1414用于配置選定的測(cè)量模式。
標(biāo)簽： 過(guò)程 控制應(yīng)用 可編程 模擬前端
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：taozhihua1314
鍵盤(pán)顯示通常采用以下三種方式 1采用并行接口的鍵盤(pán)顯示專(zhuān)用芯片8279，8279外匪元器件多c顯示驅(qū)動(dòng)、譯碼等)、占用電路板面積大、綜合成本較高 在中小系統(tǒng)中常常大材小用．2采用通用并行I／(3芯片擴(kuò)展c如8255等】．需要驅(qū)動(dòng)顯示．鍵盤(pán)顯示掃描占用大量CPU時(shí)間．3 采用帶FC總線的鍵盤(pán)顯示芯片.本文的MAX6955驅(qū)動(dòng)器采用Maxim 公司推出的帶鍵盤(pán)掃描、LED 顯示， 具有400kbps、FC兼容白勺2線串行接口．可大大簡(jiǎn)化設(shè)計(jì)。
標(biāo)簽： MAX 695 串行接口 鍵盤(pán)
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：時(shí)代電子小智
在由單片機(jī)構(gòu)成的多機(jī)應(yīng)用系統(tǒng)中，單片機(jī)串行通信起著重要的作用。在單片機(jī)串行通信系統(tǒng)設(shè)計(jì)時(shí)，在不同環(huán)境條件下，單片機(jī)通信速率要求是有所不同的，雙方通信速率的設(shè)定十分重要。研究一種在單片機(jī)通信系統(tǒng)中，在不增加任何外部器件的情況下，利用單片機(jī)內(nèi)部定時(shí)器，實(shí)現(xiàn)通信波特率可在一個(gè)較寬范圍內(nèi)調(diào)節(jié)，通過(guò)實(shí)驗(yàn)表明，此方法簡(jiǎn)便可行，具有可操作性和實(shí)際意義。
標(biāo)簽： 通信 單片機(jī) 多機(jī)通信 系統(tǒng)研究
上傳時(shí)間： 2014-08-20
上傳用戶(hù)：pans0ul
AT93C46/56/66是Atmel公司生產(chǎn)的低功耗、低電壓、電可擦除、可編程只讀存儲(chǔ)器，采用CMOS工藝技術(shù)制造并帶有３線串行接口，其容量分別為1kB/4kB，可重復(fù)寫(xiě)100萬(wàn)次，數(shù)據(jù)可保存100年以上。文中介紹了該存儲(chǔ)器的引腳功能和指令時(shí)序，給出了AT93C46/56/66和單片機(jī)的接口應(yīng)用電路和軟件程序。
標(biāo)簽： EEPROM AT 93 46
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：2404
摘要:設(shè)計(jì)了基于單片機(jī)的罐道傾角數(shù)據(jù)采集系統(tǒng),介紹了系統(tǒng)的構(gòu)成、工作原理和流程圖,給出了單片機(jī)AT89S52與外圍器件的硬件接口電路。使用匯編語(yǔ)言和VisualBasic設(shè)計(jì)了PC機(jī)與單片機(jī)間的串行通信程序,并提出了數(shù)據(jù)趨勢(shì)曲線的繪制方法。設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)具有易實(shí)現(xiàn)、易編程、可移植、體積小、功耗低等優(yōu)點(diǎn)。關(guān)鍵詞:單片機(jī);數(shù)據(jù)采集系統(tǒng);罐道傾角;串行通信;VB
標(biāo)簽： 單片機(jī) 串行通信 數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：012345
摘要：應(yīng)用復(fù)雜可編程邏輯器件CPLD和微控制器MPU技術(shù)，設(shè)計(jì)了符合俄羅斯OCT18977-79 和PTM1495-75航空數(shù)據(jù)總線標(biāo)準(zhǔn)的多通道串行雙極性數(shù)字發(fā)送電路。該電路結(jié)構(gòu)簡(jiǎn)單、使用靈活、可靠性高，可廣泛應(yīng)用于俄制機(jī)載設(shè)備的檢測(cè)及仿真試驗(yàn)。關(guān)鍵詞：復(fù)雜可編程邏輯器；航空數(shù)據(jù)總線；ARINC429
標(biāo)簽： 多通道 串行 雙極性 數(shù)字發(fā)送
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：風(fēng)行天下
通用串行接口 UART90 系列單片機(jī)帶有一個(gè)全雙工的通用串行異步收發(fā)器UART 主要特征如下1 波特率發(fā)生器可以生成多種波特率2 在XTAL 低頻率下仍可產(chǎn)生較高的波特率3 8 位和9 位數(shù)據(jù)4 噪聲濾波5 過(guò)速的檢測(cè)6 幀錯(cuò)誤檢測(cè)7 錯(cuò)誤起始位的檢測(cè)8 三個(gè)獨(dú)立的中斷發(fā)送TX 完成發(fā)送數(shù)據(jù)寄存器空接收RX 完成
標(biāo)簽： AVR 單片機(jī) 串行接口
上傳時(shí)間： 2014-12-27
上傳用戶(hù)：yulg
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
