clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時(shí)間： 2013-12-27
上傳用戶：TF2015
德州儀器新款DSP TMS320C2834X 晶片 SCI 自動(dòng) BAUD 偵測(cè)程式設(shè)計(jì).
標(biāo)簽： 2834X C2834 2834 320C
上傳時(shí)間： 2013-12-01
上傳用戶：ayfeixiao
SMT印制電路板的可制造性設(shè)計(jì)與審核 ppt
上傳時(shí)間： 2013-06-27
上傳用戶：eeworm
GB-T4677.10-1984 印制板可焊性測(cè)試方法
標(biāo)簽： 4677.10 GB-T 1984 印制板
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
專輯類----PCB及CAD相關(guān)資料專輯 SMT印制電路板的可制造性設(shè)計(jì)與審核-296頁-8.9M-ppt.rar
上傳時(shí)間： 2013-05-30
上傳用戶：wsh1985810
專輯類-PCB及CAD相關(guān)資料專輯-174冊(cè)-3.19G SMT印制電路板的可制造性設(shè)計(jì)與審核-296頁-8.9M-ppt.ppt
上傳時(shí)間： 2013-08-01
上傳用戶：wyaqy
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種現(xiàn)場(chǎng)可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場(chǎng)可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準(zhǔn)確性也變得更高。因此，對(duì)FPGA器件的故障測(cè)試和故障診斷方法進(jìn)行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復(fù)雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進(jìn)行測(cè)試，所以人們把視線轉(zhuǎn)向了可測(cè)性設(shè)計(jì)(DFT)問題?？蓽y(cè)性設(shè)計(jì)的提出為解決測(cè)試問題開辟了新的有效途徑，而邊界掃描測(cè)試方法是其中一個(gè)重要的技術(shù)。 本文對(duì)FPGA的故障模型及其測(cè)試技術(shù)和邊界掃描測(cè)試的相關(guān)理論與方法進(jìn)行了詳細(xì)的探討，給出了利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y(cè)試過程的數(shù)學(xué)描述和數(shù)學(xué)模型。論文中首先討論邊界掃描測(cè)試中的測(cè)試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對(duì)它們的優(yōu)缺點(diǎn)進(jìn)行了對(duì)比，進(jìn)而提出對(duì)兩種現(xiàn)有算法的改進(jìn)思想，并且比較了改進(jìn)前后優(yōu)化算法的性能。另外，本文還對(duì)FPGA連線資源中基于邊界掃描測(cè)試技術(shù)的自適應(yīng)完備診斷算法進(jìn)行了深入研究。在研究過程中，本文基于自適應(yīng)完備診斷的思想對(duì)原有自適應(yīng)診斷算法的性能進(jìn)行了分析，并將獨(dú)立測(cè)試集和測(cè)試矩陣的概念引入原有自適應(yīng)診斷算法中，使改進(jìn)后的優(yōu)化算法能夠簡(jiǎn)化原算法的實(shí)現(xiàn)過程，并實(shí)現(xiàn)完備診斷的目標(biāo)。最后利用測(cè)試仿真模型證明了優(yōu)化算法能夠更有效地實(shí)現(xiàn)完備診斷的目標(biāo)，在緊湊性指標(biāo)與測(cè)試復(fù)雜性方面比現(xiàn)在算法均有所改進(jìn)，實(shí)現(xiàn)了算法的優(yōu)化。
標(biāo)簽： FPGA 可測(cè)性設(shè)計(jì) 方法研究
上傳時(shí)間： 2013-06-30
上傳用戶：不挑食的老鼠
在pcb設(shè)計(jì)中，對(duì)于可制造性設(shè)計(jì)需要認(rèn)真對(duì)待，值得大家學(xué)習(xí)
上傳時(shí)間： 2013-06-07
上傳用戶：dialouch
·書中包括的索引使你能夠根據(jù)自己的需要，直接閱讀你所關(guān)注的內(nèi)容。主要內(nèi)容包括：設(shè)計(jì)核心，關(guān)注嵌入核心和嵌入存儲(chǔ)器；系統(tǒng)集成和超大規(guī)模集成電路的設(shè)計(jì)問題；AC掃描、正常速度掃描和嵌入式可測(cè)試性設(shè)計(jì)；內(nèi)建、自測(cè)試、含內(nèi)存BIST、邏輯BIST及掃描BIST；虛擬測(cè)試套接字和隔離測(cè)試 ·重用設(shè)計(jì)，包括重用和隔離測(cè)試；用VSIA和IEEE P1500標(biāo)準(zhǔn)處理測(cè)試問題。 書中穿插的整幅圖解直接來自作者的教學(xué)材
標(biāo)簽： 數(shù)字集成電路 嵌入式 內(nèi)核
上傳時(shí)間： 2013-04-24
上傳用戶：sjb555
FPGA和DSP的設(shè)計(jì)可靠性及可維護(hù)性對(duì)比.pdf
標(biāo)簽： FPGA DSP 可靠性 對(duì)比
上傳時(shí)間： 2013-08-28
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
