中文字幕中文字幕一区二区,老牛影视精品,777精品伊人久久久久大香线蕉

可測(cè)試性設(shè)(shè)計(jì)(jì)

基于ARM和WinCE的電臺(tái)可視化人機(jī)交互接口的設(shè)計(jì)與實(shí)現(xiàn)

本文以正在研制的某新型電臺(tái)為應(yīng)用背景，研究在電臺(tái)上使用觸摸屏的硬件設(shè)計(jì)方法和軟件實(shí)現(xiàn)途徑。觸摸屏是人機(jī)交互發(fā)展的方向。目前已在多種領(lǐng)域得到了廣泛地應(yīng)用，而使用觸摸屏代替按鍵在無線電臺(tái)上實(shí)現(xiàn)人機(jī)交互功能目前尚不多見。在無線電臺(tái)上使用觸摸屏可以盡可能地減少電臺(tái)的體積，同時(shí)采用常見的Windows風(fēng)格的操作系統(tǒng)，可以使電臺(tái)不僅易于攜帶，也更便于操作。本文的研究是基于ARM的硬件平臺(tái)和Windows CE的軟件平臺(tái)。硬件平臺(tái)的內(nèi)核模塊采用ARM920T核的S3C2410嵌入式處理器，外部包含64M的SDRAM和64M的NAND Flash；硬件平臺(tái)還集成了LCD，觸摸屏等人機(jī)接口，同時(shí)提供了USB主控制器接口、SD卡擴(kuò)展接口和RS232接口。平臺(tái)技術(shù)先進(jìn)，結(jié)構(gòu)合理，功能較完備，整體性、可擴(kuò)充性強(qiáng)。在此硬件平臺(tái)的基礎(chǔ)上，本文深入分析了基于Windows CE軟件平臺(tái)的構(gòu)建，對(duì)應(yīng)用開發(fā)所涉及工具軟件作了介紹，并依據(jù)應(yīng)用開發(fā)的需要定制了Windows CE內(nèi)核。本文對(duì)LCD、觸摸屏和USB的驅(qū)動(dòng)程序作了深入研究，并在此基礎(chǔ)上初步涉及了Windows CE應(yīng)用程序開發(fā)，實(shí)現(xiàn)了電臺(tái)操作界面，實(shí)現(xiàn)了基本的數(shù)據(jù)錄入與輸出功能。

標(biāo)簽： WinCE ARM 電臺(tái) 可視化

上傳時(shí)間： 2013-07-26

上傳用戶：fandeshun
可重用Linux設(shè)備驅(qū)動(dòng)程序框架

Linux設(shè)備驅(qū)動(dòng)程序的開發(fā)工作涉及到相當(dāng)多的系統(tǒng)內(nèi)核細(xì)節(jié)，對(duì)開發(fā)人員的要求很高。由于缺乏必要的可重用性，一個(gè)新設(shè)備的驅(qū)動(dòng)程序的開發(fā)速度也很緩慢。為了簡(jiǎn)化其開發(fā)流程和提高已有代碼的可重用性，該文將C+

標(biāo)簽： Linux 設(shè)備驅(qū)動(dòng) 程序

上傳時(shí)間： 2013-04-24

上傳用戶：vendy
嵌入式可重構(gòu)數(shù)控系統(tǒng)的研究

傳統(tǒng)的數(shù)控系統(tǒng)采用的大多是專用的封閉式結(jié)構(gòu)，它能提供給用戶的選擇有限，用戶無法對(duì)現(xiàn)有數(shù)控設(shè)備的功能進(jìn)行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓(xùn)人員、設(shè)備維護(hù)等方面要投入大量的時(shí)間和資金。這些問題嚴(yán)重阻礙了CNC制造商、系統(tǒng)集成者和用戶采用快速而有創(chuàng)造性的方法解決當(dāng)今制造環(huán)境中數(shù)控加工和系統(tǒng)集成中的問題。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的高速發(fā)展，數(shù)控技術(shù)正朝向柔性化、智能化和網(wǎng)絡(luò)化的方向發(fā)展。針對(duì)數(shù)控系統(tǒng)已存在的問題和未來發(fā)展的趨勢(shì)，本文致力于建立一個(gè)適合現(xiàn)場(chǎng)加工特征的開放結(jié)構(gòu)數(shù)控平臺(tái)，使系統(tǒng)具備軟硬件可重構(gòu)的柔性特征，同時(shí)把監(jiān)控診斷和網(wǎng)絡(luò)模塊融入數(shù)控系統(tǒng)的框架體系之內(nèi)，滿足智能化和網(wǎng)絡(luò)化的要求。本文在深入研究嵌入式系統(tǒng)技術(shù)的基礎(chǔ)上，引入可重構(gòu)的設(shè)計(jì)方法，選擇具體的硬件平臺(tái)和軟件平臺(tái)進(jìn)行嵌入式可重構(gòu)數(shù)控系統(tǒng)平臺(tái)的研發(fā)。硬件結(jié)構(gòu)以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片為核心，配以系統(tǒng)所需的外圍模塊；軟件系統(tǒng)以性能卓越的VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)為核心，開發(fā)所需要的應(yīng)用軟件，將VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)擴(kuò)展為一個(gè)完整、實(shí)用的嵌入式數(shù)控系統(tǒng)。該系統(tǒng)不僅具有可靠性高、穩(wěn)定性好、功能強(qiáng)的優(yōu)點(diǎn)，而且具有良好的可移植性和軟硬件可裁減性，便于根據(jù)實(shí)際需求進(jìn)行功能的擴(kuò)展和重構(gòu)。本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設(shè)計(jì)，以及存儲(chǔ)、采集、通訊和網(wǎng)絡(luò)等模塊的設(shè)計(jì)。 (2)深入研究了基于FPGA的串行配置方法和可重構(gòu)設(shè)計(jì)方法，設(shè)計(jì)出基于FPGA的電機(jī)運(yùn)動(dòng)控制、機(jī)床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)在硬件平臺(tái)上的移植和任務(wù)調(diào)度原理，合理分配控制系統(tǒng)的管理任務(wù)，開發(fā)系統(tǒng)的底層驅(qū)動(dòng)程序和應(yīng)用程序。最后，本文總結(jié)了系統(tǒng)的開發(fā)工作，并對(duì)嵌入式可重構(gòu)數(shù)控系統(tǒng)的進(jìn)一步研究提出了自己的一些想法，以指引后續(xù)研究工作。

標(biāo)簽： 嵌入式可重構(gòu) 數(shù)控系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：gcs333
可布性驅(qū)動(dòng)的層次式FPGA布局算法研究

在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計(jì)中至關(guān)重要的一步。由于現(xiàn)場(chǎng)可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進(jìn)行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計(jì)算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長(zhǎng)的方法，實(shí)現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對(duì)角線元件之間層次來代替線長(zhǎng)，從而達(dá)到優(yōu)化線長(zhǎng)的同時(shí)提高布通率的快速布局算法。實(shí)驗(yàn)結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測(cè)試案例上取得了較理想的布局實(shí)驗(yàn)效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實(shí)現(xiàn)也都為工業(yè)界提供了借鑒價(jià)值。

標(biāo)簽： FPGA 驅(qū)動(dòng) 布局算法研究

上傳時(shí)間： 2013-04-24

上傳用戶：nbdedu
基于SCA的可移植FPGA波形結(jié)構(gòu)及組件

軟件通信體系架構(gòu)(SCA)可以實(shí)現(xiàn)一個(gè)具有開放性、標(biāo)準(zhǔn)化、模塊化的通用軟件無線電平臺(tái)，從而使軟件無線電平臺(tái)的成本得到顯著降低，應(yīng)用靈活性得到極大增強(qiáng)。雖然SCA通過CORBA機(jī)制很好地解決了通用處理器設(shè)備波形組件的互連互通和可移植問題，但是這種機(jī)制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統(tǒng)中的作用越來越突出。因此，如何在SCA系統(tǒng)中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當(dāng)前軟件無線電研究領(lǐng)域中一個(gè)非常重要的研究課題。　　論文首先通過對(duì)現(xiàn)有的旨在解決FPGA波形可移植性的協(xié)議和規(guī)范進(jìn)行了研究，深入分析了它們的優(yōu)缺點(diǎn)。接下來對(duì)MHAL規(guī)范、CP289協(xié)議、OCP接口規(guī)范中的方法加以融合和優(yōu)化，提出了新的FPGA可移植波形結(jié)構(gòu)。這個(gè)結(jié)構(gòu)既為FPGA波形設(shè)計(jì)了標(biāo)準(zhǔn)的通信接口，又實(shí)現(xiàn)了波形應(yīng)用的分離，同時(shí)還通過OCP接口實(shí)現(xiàn)了波形組件運(yùn)行環(huán)境的標(biāo)準(zhǔn)化，真正實(shí)現(xiàn)了波形的可移植。　　其次，論文根據(jù)提出的波形結(jié)構(gòu)，結(jié)合CP289協(xié)議中的操作要求，在原本過于簡(jiǎn)單的MHAL消息格式的基礎(chǔ)上進(jìn)行了細(xì)化，同時(shí)具體給出了MHAL消息封裝結(jié)構(gòu)和MHAL消息解析結(jié)構(gòu)的處理流程，實(shí)現(xiàn)了FPGA波形在SCA系統(tǒng)中的標(biāo)準(zhǔn)通信。論文通過對(duì)CP289協(xié)議的深入研究，結(jié)合實(shí)際工程應(yīng)用，提出了具體化的容器結(jié)構(gòu)，并進(jìn)一步進(jìn)行了容器中組件控制模塊、互連模塊和本地服務(wù)模塊的設(shè)計(jì)，實(shí)現(xiàn)了波形應(yīng)用的分離。論文以O(shè)CP規(guī)范為基礎(chǔ)，依據(jù)CP289協(xié)議中對(duì)組件接口的約束，設(shè)計(jì)了幾種典型的組件OCP接口，使得波形組件設(shè)計(jì)與系統(tǒng)實(shí)現(xiàn)相分離，并真正實(shí)現(xiàn)了波形運(yùn)行環(huán)境的標(biāo)準(zhǔn)化。　　最后，論文根據(jù)所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口設(shè)計(jì)了一個(gè)FPGA驗(yàn)證波形，通過波形的實(shí)現(xiàn)，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗(yàn)證了論文所設(shè)計(jì)的FPGA波形是與SCA兼容的。另外，通過對(duì)波形組件移植試驗(yàn)，驗(yàn)證了所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口能夠?yàn)椴ㄐ谓M件提供很好的可移植性。　　

標(biāo)簽： FPGA SCA 移植波形

上傳時(shí)間： 2013-04-24

上傳用戶：moonkoo7
數(shù)字容性隔離器的磁場(chǎng)抗擾度

數(shù)字容性隔離器的應(yīng)用環(huán)境通常包括一些大型電動(dòng)馬達(dá)、發(fā)電機(jī)以及其他產(chǎn)生強(qiáng)電磁場(chǎng)的設(shè)備。暴露在這些磁場(chǎng)中，可引起潛在的數(shù)據(jù)損壞問題，因?yàn)殡妱?shì)（EMF，即這些磁場(chǎng)形成的電壓）會(huì)干擾數(shù)據(jù)信號(hào)傳輸。由于存在這種潛在威脅，因此許多數(shù)字隔離器用戶都要求隔離器具備高磁場(chǎng)抗擾度 (MFI)。許多數(shù)字隔離器技術(shù)都聲稱具有高 MFI，但容性隔離器卻因其設(shè)計(jì)和內(nèi)部結(jié)構(gòu)擁有幾乎無窮大的MFI。本文將對(duì)其設(shè)計(jì)進(jìn)行詳細(xì)的介紹。

標(biāo)簽： 數(shù)字隔離器磁場(chǎng)抗擾度

上傳時(shí)間： 2013-10-26

上傳用戶：litianchu
擴(kuò)展電容數(shù)字轉(zhuǎn)換器AD7745_AD7746的容性輸入范圍

本電路提供一種擴(kuò)展AD7745/AD7746容性輸入范圍的方法。同時(shí)，還說明如何充分利用片內(nèi)CapDAC，使范圍擴(kuò)展系數(shù)最小，從而優(yōu)化電路，實(shí)現(xiàn)最佳性能。AD7745具有一個(gè)電容輸入通道，AD7746則有兩個(gè)通道。每個(gè)通道均可配置為單端輸入或差分輸入方式。

標(biāo)簽： AD 7745 7746 擴(kuò)展

上傳時(shí)間： 2013-11-21

上傳用戶：天誠(chéng)24
電位計(jì)訊號(hào)轉(zhuǎn)換器

電位計(jì)訊號(hào)轉(zhuǎn)換器 AT-PM1-P1-DN-ADL 1．產(chǎn)品說明 AT系列轉(zhuǎn)換器/分配器主要設(shè)計(jì)使用于一般訊號(hào)迴路中之轉(zhuǎn)換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(jì)(三線式)、電阻(二線式)及交流電壓/電流等訊號(hào)，機(jī)種齊全。此款薄型設(shè)計(jì)的轉(zhuǎn)換器/分配器，除了能提供兩組訊號(hào)輸出（輸出間隔離）或24V激發(fā)電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設(shè)計(jì)了電源、輸入及輸出指示燈及可插拔式接線端子方便現(xiàn)場(chǎng)施工及工作狀態(tài)檢視。 2.產(chǎn)品特點(diǎn) 可選擇帶指撥開關(guān)切換，六種常規(guī)輸出信號(hào)0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。雙回路輸出完全隔離，可選擇不同信號(hào)。設(shè)計(jì)了電源、輸入及輸出LED指示燈，方便現(xiàn)場(chǎng)工作狀態(tài)檢視。規(guī)格選擇表中可指定選購(gòu)0.1%精度 17.55mm薄型35mm導(dǎo)軌安裝。依據(jù)CE國(guó)際標(biāo)準(zhǔn)規(guī)范設(shè)計(jì)。 3.技術(shù)規(guī)格用途：信號(hào)轉(zhuǎn)換及隔離過載輸入能力：電流：10×額定10秒第二組輸出：可選擇輸入范圍：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測(cè)電壓：1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應(yīng)時(shí)間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整零點(diǎn)校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整隔離:AC 2.0 KV 輸出1與輸出2之間隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購(gòu)規(guī)格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結(jié)露溫度系數(shù): ≤ 100PPM/ ºC (0~50 ºC) 儲(chǔ)存溫度: -10~70 ºC 保護(hù)等級(jí): IP 42 振動(dòng)測(cè)試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質(zhì): ABS防火材料，UL94V0 安裝軌道: 35mm DIN導(dǎo)軌 (EN50022) 重量: 250g 安全規(guī)范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規(guī)格：AT-PM1-P1-DN-ADL 電位計(jì)訊號(hào)轉(zhuǎn)換器，一組輸出，輸入范圍：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，輸出一組輸出4-20mA，工作電源AC/DC20-56V

標(biāo)簽： 電位計(jì) 訊號(hào) 轉(zhuǎn)換器

上傳時(shí)間： 2013-11-05

上傳用戶：feitian920
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時(shí)間： 2014-12-23

上傳用戶：ydd3625
時(shí)鐘分相技術(shù)應(yīng)用

摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用中圖分類號(hào): TN 79　　文獻(xiàn)標(biāo)識(shí)碼:A 　　文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處理。 1　時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就可以提高為原來的4 倍(如圖1b 所示)。以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分相時(shí)鐘。這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2　應(yīng)用實(shí)例 2. 1　應(yīng)用在接入網(wǎng)中在通訊系統(tǒng)中, 由于要減少傳輸上的硬件開銷, 一般以串行模式傳輸圖3　時(shí)鐘分為4 個(gè)相位數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳輸?shù)慕Y(jié)構(gòu)如圖2 所示。數(shù)據(jù)以68MBös 的速率傳輸, 即每個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接入網(wǎng)中。 2. 2　高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速圖5　分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很好的時(shí)間分辨。現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后圖6　分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率的80MHz 采樣時(shí)鐘分別作為ADC 的轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。在每一采集通道中, 輸入信號(hào)經(jīng)過緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3　總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。

標(biāo)簽： 時(shí)鐘分相技術(shù)應(yīng)用

上傳時(shí)間： 2013-12-17

上傳用戶：xg262122