專輯類-單片機(jī)專輯-258冊-4.20G --可編程單片機(jī)外圍芯片PSD的原理及應(yīng)用-361頁-12.9M.pdf
上傳時間： 2013-06-23
上傳用戶：heart520beat
專輯類-國標(biāo)類相關(guān)專輯-313冊-701M GB-T-12560-1990-半導(dǎo)體器件-分立器件分規(guī)范-可供認(rèn)證用-.pdf
上傳時間： 2013-06-12
上傳用戶：h886166
都志杰-可再生能源離網(wǎng)獨(dú)立發(fā)電技術(shù)與應(yīng)用.rar
標(biāo)簽： 可再生能源 發(fā)電技術(shù) 離網(wǎng)
上傳時間： 2013-06-20
上傳用戶：shiny3333
本文對高性能、大容量可調(diào)AC-DC直流開關(guān)電源進(jìn)行了研究。文章詳細(xì)分析了高性能、大容量可調(diào)AC-DC直流開關(guān)電源的工作原理，并提出了主電路和控制電路的詳細(xì)設(shè)計方案。在此基礎(chǔ)上，完成了整個系統(tǒng)的硬件電路設(shè)計和軟件程序的編制，并對電源裝置的硬件和軟件進(jìn)行了調(diào)試和修改。在分析原理的基礎(chǔ)上，本文從三相橋式不控整流、全橋變換器、高頻變壓器、濾波電路等環(huán)節(jié)對該系統(tǒng)的主電路進(jìn)行了闡述，同時探討了該電源系統(tǒng)實(shí)現(xiàn)大容量的解決方案，即采用多個電源模塊并聯(lián)運(yùn)行。本文還探討了多個電源模塊并聯(lián)運(yùn)行時的自動均流技術(shù),并詳細(xì)介紹了基于平均值的自動均流電路。在電壓調(diào)節(jié)環(huán)節(jié)上，詳細(xì)分析了基于SG1525控制芯片的PWM控制電路。本文研制的直流開關(guān)電源具有輸出電壓可調(diào)、輸出電流大、紋波小等特點(diǎn)，而且還具有換檔、遠(yuǎn)程控制等功能。它主要用于各種直流電機(jī)性能測試，實(shí)驗結(jié)果表明它基本達(dá)到設(shè)計要求，從而驗證了理論分析的正確性，具有廣闊的應(yīng)用前景。
上傳時間： 2013-07-31
上傳用戶：851197153
隨著市場經(jīng)濟(jì)和現(xiàn)代化工業(yè)的發(fā)展，能源短缺和環(huán)境污染，已經(jīng)成為制約人類社會健康發(fā)展的兩大重要因素。新能源的開發(fā)與利用愈來愈受到重視，太陽能以其清潔環(huán)保、蘊(yùn)藏豐富等優(yōu)點(diǎn)逐步得到了開發(fā)利用。光伏逆變電源作為太陽能利用中主要的能量變換裝置，是目前研究和發(fā)展的重要環(huán)節(jié)。 本課題研究的是可并網(wǎng)三相光伏逆變電源，以追求體積小、效率高、精度大、方便實(shí)用為目的，采用了DC—HFAC—DC—LFAC三級功率傳輸架構(gòu)，設(shè)計中使用了SPWM技術(shù)、SVPWM技術(shù)、內(nèi)高頻環(huán)技術(shù)、DSP數(shù)字控制技術(shù)和數(shù)字鎖相環(huán)技術(shù)等前沿實(shí)用技術(shù)。 直流DC—DC變換器采用內(nèi)高頻環(huán)技術(shù)，既實(shí)現(xiàn)了電氣隔離又大大的減小了裝置體積。這一部分本文不做涉及，本文所涉及的內(nèi)容為本系統(tǒng)的DC—AC逆變電源部分，本論文的主要內(nèi)容如下： 首先，分析了幾種DC—AC逆變器的主電路拓?fù)浣Y(jié)構(gòu)，根據(jù)其優(yōu)缺點(diǎn)與實(shí)際應(yīng)用需要，選擇三相四橋臂結(jié)構(gòu)作為本文主電路結(jié)構(gòu)，滿足了電網(wǎng)負(fù)載的不平衡性。在選擇了三相四橋臂結(jié)構(gòu)的基礎(chǔ)上，選取兩種最新的SVM控制方法：基于三態(tài)滯環(huán)的瞬時空間電流相量控制法與二維空間矢量控制法，對兩種方法作出詳細(xì)分析比較，根據(jù)實(shí)用性原則，選取二維空間矢量控制法作為本文的控制方法。 其次，選取了主控芯片TI公司的TMS320F2812，電路中的功能盡量數(shù)字化實(shí)現(xiàn)，既控制了電路體積，又大大提高了系統(tǒng)的安全性與可靠性。設(shè)計了本系統(tǒng)的控制電路、驅(qū)動電路、緩沖電路、保護(hù)電路、濾波器電路等系統(tǒng)電路，本系統(tǒng)所有硬件電路均設(shè)計完畢。為了驗證設(shè)計的正確性，大部分電路都用ORCAD—Pspice仿真軟件進(jìn)行仿真驗證，小部分電路搭建實(shí)際電路，設(shè)計電路都能達(dá)到系統(tǒng)設(shè)計要求。 隨后，簡單介紹了DSP編程環(huán)境CCS。詳細(xì)分析了SVPWM的工作原理，并給出二維空間矢量法在DSP中的實(shí)現(xiàn)方法。介紹幾種MPPT方法，并選取本課題所選用的方法。 最后，給出系統(tǒng)仿真，分析了重點(diǎn)模塊，得到了仿真結(jié)果。 關(guān)鍵詞：光伏并網(wǎng)電源、空間矢量脈寬調(diào)制、內(nèi)高頻環(huán)、三相四橋臂
上傳時間： 2013-05-19
上傳用戶：520
可編程邏輯器件使用參考資料。 解答可編程器件使用中的常見問題。 供參考。
標(biāo)簽： 可編程器件 應(yīng)用技巧
上傳時間： 2013-05-19
上傳用戶：thh29
近些年來，隨著電力電子技術(shù)的發(fā)展，電力電子系統(tǒng)集成受到越來越多的關(guān)注，其中標(biāo)準(zhǔn)化模塊的串并聯(lián)技術(shù)成為研究熱點(diǎn)之一。輸入并聯(lián)輸出串聯(lián)型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關(guān)系，在此基礎(chǔ)上提出一種輸出均壓控制方案，該方案對系統(tǒng)輸出電壓調(diào)節(jié)沒有影響。選擇移相控制全橋(Full-Bridge，F(xiàn)B)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數(shù)學(xué)模型，推導(dǎo)出采用輸出均壓控制方案的IPOS-FB系統(tǒng)的數(shù)學(xué)模型，該模型證明各模塊輸出均壓閉環(huán)不影響系統(tǒng)輸出電壓閉環(huán)的調(diào)節(jié)，給出了模塊輸出均壓閉環(huán)和系統(tǒng)輸出電壓閉環(huán)的補(bǔ)償網(wǎng)絡(luò)參數(shù)設(shè)計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應(yīng)，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統(tǒng)輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據(jù)所提出的輸出均壓控制策略，在實(shí)驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機(jī)，每個模塊輸入電壓為270V，輸出電壓為180V。并進(jìn)行了仿真和實(shí)驗驗證，結(jié)果均表明本控制方案是正確有效的。
標(biāo)簽： 輸入 并聯(lián) 串聯(lián)
上傳時間： 2013-06-17
上傳用戶：cwyd0822
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實(shí)驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號處理具有實(shí)時性和靈活性，而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時達(dá)到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，越來越多的人開始應(yīng)用FPGA實(shí)現(xiàn)FIR濾波器，既保證了信號處理的實(shí)時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據(jù)被濾波信號特點(diǎn)動態(tài)調(diào)整濾波器的濾波系數(shù)，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機(jī)的靈活性通過USB2.0總線有機(jī)地結(jié)合起來，設(shè)計了一個基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計算機(jī)根據(jù)各種濾波器指標(biāo)計算出濾波參數(shù)，通過USB2.0對FPGA芯片內(nèi)部的FIR多階濾波器進(jìn)行參數(shù)配置，實(shí)現(xiàn)數(shù)字濾波器參數(shù)可調(diào)；配置后的FPGA濾波單元完成對A/D采集的信號進(jìn)行濾波運(yùn)算，濾波后的數(shù)據(jù)經(jīng)過緩存后通過USB2.0總線傳輸至計算機(jī)進(jìn)行顯示、分析和儲存等進(jìn)一步處理。在系統(tǒng)中采用有限狀態(tài)機(jī)對FPGA參數(shù)配置模式和濾波模式進(jìn)行切換，保證了系統(tǒng)的有序運(yùn)行。 本文通過性能測試和應(yīng)用實(shí)例對系統(tǒng)進(jìn)行驗證。實(shí)驗證明：該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便，可以根據(jù)實(shí)際需要動態(tài)調(diào)整濾波參數(shù)，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實(shí)場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進(jìn)行傳遞，并能實(shí)時從上位機(jī)更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
