本文介紹了一種用單片機(jī)AT89C2501 來控制的樓宇直按可視對講門鈴系統(tǒng)的工作原理，并給出了其完整的硬件電路和軟件的設(shè)計(jì)方案與實(shí)現(xiàn)方法。關(guān)鍵詞：可視對講門鈴；單片機(jī)；音頻和視頻信號(hào)城
上傳時(shí)間： 2013-07-27
上傳用戶：yoleeson
隨著多媒體技術(shù)發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。圖像處理作為一種重要的現(xiàn)代技術(shù)，已經(jīng)廣泛應(yīng)用于軍事指揮、大視場展覽、跟蹤雷達(dá)、電視會(huì)議、導(dǎo)航等眾多領(lǐng)域。因而，實(shí)現(xiàn)高分辨率高幀率圖像實(shí)時(shí)處理的技術(shù)不僅具有廣泛的應(yīng)用前景，而且對相關(guān)領(lǐng)域的發(fā)展也具有深遠(yuǎn)意義。 大視場可視化系統(tǒng)由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細(xì)節(jié)得到充分地展現(xiàn)。為了在曲面屏幕上正確的顯示圖像，需要在投影前實(shí)時(shí)地對圖像進(jìn)行幾何校正和邊緣融合。而現(xiàn)場可編程門陣列(FPGA)則是用硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理技術(shù)是世界范圍內(nèi)廣泛關(guān)注的研究領(lǐng)域。 本課題的主要工作就是設(shè)計(jì)一個(gè)以FPGA為核心的硬件系統(tǒng)，該系統(tǒng)可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實(shí)時(shí)地進(jìn)行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實(shí)時(shí)圖像融合處理系統(tǒng)的設(shè)計(jì)方案和模塊功能劃分。系統(tǒng)分為算法與軟件設(shè)計(jì)，硬件電路設(shè)計(jì)和FPGA邏輯設(shè)計(jì)三個(gè)大的部分。本論文主要負(fù)責(zé)FPGA的邏輯設(shè)計(jì)。圍繞FPGA的邏輯設(shè)計(jì)，論文先介紹了系統(tǒng)涉及的關(guān)鍵技術(shù)，以及使用Verilog語言進(jìn)行邏輯設(shè)計(jì)的基本原則。 論文重點(diǎn)對FPGA內(nèi)部模塊設(shè)計(jì)進(jìn)行了詳細(xì)的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實(shí)現(xiàn)系統(tǒng)狀態(tài)機(jī)和時(shí)序控制；參數(shù)表模塊主要實(shí)現(xiàn)SDRAM存儲(chǔ)器的控制器接口，用于圖像處理時(shí)讀取參數(shù)信息。圖像處理模塊是整個(gè)系統(tǒng)的核心，通過調(diào)用FPGA內(nèi)嵌的XtremeDSP模塊，高速地完成對圖像數(shù)據(jù)的乘累加運(yùn)算。最后論文提出并實(shí)現(xiàn)了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經(jīng)過對寄存器傳輸級(jí)VerilogHDL代碼的綜合和仿真，結(jié)果表明，本文所設(shè)計(jì)的系統(tǒng)可以應(yīng)用在大視場可視化系統(tǒng)中完成對高分辨率高幀率圖像的實(shí)時(shí)處理。
標(biāo)簽： FPGA 實(shí)時(shí)圖像 處理系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：戀天使569
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
隨著科學(xué)技術(shù)的發(fā)展，指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識(shí)別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái)，使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識(shí)別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法，提出采用多枚指紋唯一標(biāo)識(shí)身份，大大降低了識(shí)別系統(tǒng)的誤識(shí)率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識(shí)別 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺(tái)，通過軟件加載實(shí)現(xiàn)各種無線通信功能。端到端重配置技術(shù)是在軟件無線電的基礎(chǔ)上發(fā)展起來的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構(gòu)，實(shí)現(xiàn)聯(lián)合無線資源管理和網(wǎng)絡(luò)規(guī)劃。端到端重配置技術(shù)已經(jīng)成為軟件無線電的發(fā)展趨勢。 寬帶無線接入(BWA，BroadbandWirelessAccess)是當(dāng)前通信界研究的熱點(diǎn)之一，而WiMax和WiFi是BWA中最熱門的兩個(gè)技術(shù)，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設(shè)計(jì)了基于其物理層標(biāo)準(zhǔn)的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復(fù)用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標(biāo)準(zhǔn)，結(jié)合Altera公司提供的FPGA開發(fā)工具QuartusⅡ、Mentor公司仿真工具M(jìn)odelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設(shè)計(jì)。該設(shè)計(jì)中，對FPGA進(jìn)行重新配置，實(shí)現(xiàn)了802.16-2004與802.11a兩種技術(shù)的完全重配置；通過選擇不同的參數(shù)來調(diào)用不同子模塊，實(shí)現(xiàn)802.16-2004與802.11a內(nèi)部不同調(diào)制技術(shù)的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運(yùn)算，有利于FPGA實(shí)現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導(dǎo)序列的符號(hào)同步算法，在FPGA中實(shí)現(xiàn)。最后使用開發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標(biāo)。
標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：branblackson
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時(shí)間： 2013-07-29
上傳用戶：hwl453472107
LT8900是LDT公司生產(chǎn)的一款低成本，高集成度的2.4GHZ的無線收發(fā)芯片，片上集成發(fā)射機(jī)，接收機(jī)，頻率綜合器，GFSK調(diào)制解調(diào)器。發(fā)射機(jī)支持功率可調(diào)，接收機(jī)采用數(shù)字?jǐn)U展通信機(jī)制，在復(fù)雜環(huán)境和強(qiáng)干擾條件下，可以達(dá)到優(yōu)良的收發(fā)性能。外圍電路簡單，只需搭配MCU以及少數(shù)外圍被動(dòng)器件。LT8900傳輸GFSK信號(hào)，發(fā)射功率約為2dBm，最大可以到6dBm。接收機(jī)采用低中頻結(jié)構(gòu)，接收靈敏度可以達(dá)到-87dBm。數(shù)字信道能量檢測可以隨時(shí)監(jiān)控信道質(zhì)量。 片上的發(fā)射接收FIFO寄存器可以和MCU進(jìn)行通信，存儲(chǔ)數(shù)據(jù)，然后以1Mbps數(shù)據(jù)率在空中傳輸。它內(nèi)置了CRC，F(xiàn)EC，auto-ack和重傳機(jī)制，可以大大簡化系統(tǒng)設(shè)計(jì)并優(yōu)化性能。 數(shù)字基帶支持4線SPI和2線I2C接口，此外還有Reset，Pkt_flag, Fifo_flag三個(gè)數(shù)字接口。 為了提高電池使用壽命，芯片在各個(gè)環(huán)節(jié)都降低功耗，芯片最低工作電壓可以到1.9V，在保持寄存器值條件下，最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝，都符合RoHS標(biāo)準(zhǔn)。
上傳時(shí)間： 2013-04-24
上傳用戶：kirivir
HE-AAC是一種保證在高音質(zhì)情況下壓縮率很高的音頻編碼，它具有多聲道、多采樣率、高壓縮比、高音質(zhì)等特點(diǎn)，可以比AAC的編碼效率提高至少30％，在48 Kb/s的碼率下就可提供高品質(zhì)立體聲音頻，已被全球數(shù)字廣播協(xié)會(huì)和3GPP組織采納...
上傳時(shí)間： 2013-04-24
上傳用戶：onewq
FPGA布局算法和軟件位于工藝映射和布線之間，是一個(gè)承上啟下的階段，對最終的布通率和時(shí)序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內(nèi)外裝箱和布局算法的基礎(chǔ)上，本文提出了一種新的結(jié)合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優(yōu)化裝箱和布局。本文給了基于學(xué)術(shù)界標(biāo)準(zhǔn)布局布線軟件VPR的一個(gè)軟件實(shí)現(xiàn)，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實(shí)現(xiàn)，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時(shí)間開銷不到20％。 FPGA布局軟件實(shí)現(xiàn)對整個(gè)FPGA CAD流程的運(yùn)行效率，算法的可擴(kuò)展性也有著不可忽視的影響。現(xiàn)代FPGA有著多樣而復(fù)雜的邏輯和布線資源。而學(xué)術(shù)界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結(jié)構(gòu)，對于宏、總線、多時(shí)鐘等實(shí)際應(yīng)用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結(jié)構(gòu)的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源。針對相對位置約束在現(xiàn)代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經(jīng)在面向Xilinx SpartanⅡ芯片布局的原型系統(tǒng)中得到了實(shí)現(xiàn)，初步證實(shí)了這些方法的可擴(kuò)展性和實(shí)用性。
標(biāo)簽： FPGA 布局 算法研究 軟件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-21
上傳用戶：ezgame
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
