欧美一区二区视频观看视频,av在线免费不卡,懂色av一区二区三区

可配置

FPGA測試技術研究

　論文首先介紹了SRAM型FPGA的典型代表XC4000系列的結構和主要特性，并對XC4000系列器件的配置模式和配置順序做了簡單介紹。根據XC4000系列器件各組成模塊的功能和特點，可以將其分為可編程邏輯功能塊(CLB)、輸入輸出功能塊(IOB)、互連資源(IR)、可配置接口模塊(CIM)和進位邏輯(CLM)等五大部分組成。對于這五個功能模塊，可以采用“分治法”分別考慮各個模塊的測試問題。論文隨后深入討論了各模塊的測試問題，由于RAM測試的特殊性，所以對函數發生器RAM模式的測試單獨進行了討論。

標簽： FPGA 測試技術研究

上傳時間： 2013-06-29

上傳用戶：牛津鞋
基于ARM的DeviceNet從站開發

DeviceNet現場總線標準作為工業現場總線的國際標準，其開放性和先進性得到了廣泛關注和充分肯定。開發符合DeviceNet現場標準的自動化產品意義重大，也是必要的。文中從現場通用的老式串口（RS232和RS485）與新興DeviceNet網絡的兼容問題以及模擬量，數字量和多種總線等多功能的一體化問題為出發點，以Atmel的32位ARM7高速處理器為開發平臺，充分發揮其處理高速和功能多樣的優勢，同時結合DeviceNet現場總線高效和診斷的優點，開發了一個帶8路數字量輸入，8數字量輸出，4路模擬量輸入以及RS232為底層自定義協議串口，RS485為底層的在線可配置Modbus協議的DevciceNet一體化通訊網關。最后文中還利用雙口RAM的協同處理能力，構成雙CPU處理能力的結構，將avr162的8位處理器處理PROFIBUS總線數據，而將32位的ARM7處理器處理DeviceNet總線數據。文中特別從系統硬件開發和軟件開發兩方面加以闡述，并結合OMRON PLC主站測試系統，最終成功給于測試。為了便于讀者理解和文章的完整性，本文首先對DeviceNet現場總線標準做了簡單介紹；后根據DeviceNet標準對所需求的產品的進行總體設計，以及相應的DeviceNet網關的硬件和軟件的設計和開發。最后，搭建了DeviceNet-Modbus測試系統和DeviceNet-PROFIBUS DP兩套測試系統對所開發產品進行的了功能測試。本課題按照預期設計思想完成了DeviceNet多功能網關的軟硬件的開發，并將系統程序下載到處理器中，在測試平臺下能夠長時間的正常運行，達到了期望效果。

標簽： DeviceNet ARM

上傳時間： 2013-04-24

上傳用戶：huangzchytems
基于ARM的駕駛員語音控制器的設計與實現

隨著經濟的發展，城市交通的壓力越來越大，很多城市都開始建設地鐵項目，發展地下軌道交通事業。在地鐵列車上，駕駛員需要方便、快捷地控制各種語音功能，保障列車可靠、安全的運行，從而為乘客提供優質的服務。駕駛員語音控制器就是為了滿足這一需求而提出來的。在描述列車乘客信息系統的發展、介紹了公共廣播系統的功能的之后，本文分析了駕駛員語音控制器的設計需求，設計了一種具有人機交互功能的駕駛員語音控制器。它帶有LCD顯示屏和輸入鍵盤；能夠在內部存儲路線、站點和緊急信息等用戶數據。通過窗口菜單以圖形化的方式向駕駛員顯示列車運行信息。通過通信端口，按照雙方約定的通訊格式，將運行模式，路線站點，緊急信息等內容發送給列車顯示與廣播控制單元，完成語音及顯示控制。根據需求分析，提出了一種基于ARM的控制器設計平臺。設計了該控制器的硬件和軟件的整體方案，采用模塊化設計的思想給出了系統各主要模塊的具體設計與實現方法，并給出了相關電路的實現原理圖。最后介紹了本控制器的測試方法與過程，并給出了具體應用。該駕駛員語音控制器實現了人工廣播、司機對講、緊急對講和系統設置等功能。具有操作方便、便于維護、可配置、成本低等優點，滿足了駕駛員以及列車語音與顯示控制的實際需求。關鍵詞：ARM；RS485；乘客信息系統；圖形用戶界面；嵌入式系統

標簽： ARM 駕駛員語音控制器

上傳時間： 2013-07-30

上傳用戶：電子世界
基于Linux的輕量級嵌入式GUI系統及實現

本文介紹了嵌入式圖形用戶界面（GUI）的特點、發展概況以及嵌入式圖形用戶界的實現方法。針對開發自主、輕型、占用資源少可配置的GUI系統，提出了輕量級GUI系統的設計實現，分析了該系統的體系結構

標簽： Linux GUI 輕量級嵌入式

上傳時間： 2013-06-07

上傳用戶：121212121212
基于ARMFPGA的雷達伺服控制器設計

這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上，選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。首先，根據雷達伺服控制系統功能要求與性能指標，進行系統的硬件設計：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲器的形式；將ARM與FPGA上多余的引腳引出作為將來升級的需要；還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。其次，選用PID對伺服系統進行控制，模糊神經網絡綜合了模糊控制和神經網絡的優點，并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真，其結果表明：該控制算法對系統具有良好的控制效果，性能較常規PID得到較大改善。最后，根據FPGA在伺服系統主要任務，用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼；并在Quartus II6.0環境下通過仿真，且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執行文件.axf,，調用AXD進行在線仿真調試。仿真結果表明：模糊神經網絡PID算法對伺服系統能夠進行有效控制。結果表明：ARM作為伺服控制器的內核，其性價比與集成度高：用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器，提高了系統的開放性、實時性、可靠性，降低了系統功耗，具有重要的應用價值。

標簽： ARMFPGA 雷達伺服制器設計

上傳時間： 2013-06-30

上傳用戶：Ruzzcoy
基于ARM嵌入式Linux的網絡化監控采集系統的設計與實現

目前，嵌入式系統在工業控制和智能家電等眾多領域得到了廣泛的應用。但同時大量的嵌入式應用也對嵌入式設備的性能和功能提出了更高的要求。隨著國內嵌入式應用領域的發展，ARM芯片以其高性能、低功耗、低成本的優勢獲得了廣泛的重視和應用。嵌入式Linux是在標準Linux基礎上，經過適當地簡化(裁剪)，然后加入一些特定的功能，形成的一個精巧的、高效的、滿足特定應用需求地專用(定制)操作系統，它具有用戶可裁剪、可配置的特點。在各種嵌入式操作系統中，嵌入式Linux憑借其內核結構優良、功能強大、高性能、穩定性好以及源代碼開放等方面的優勢，成為了嵌入式系統領域應用中的技術熱點。本論文設計了以嵌入式微處理器和嵌入式操作系統為核心的系統，并在這個平臺上實現了應用軟件，構建了一個嵌入式的數據采集和發布系統，可以對設備數據進行串口采集，并利用因特網進行發布和控制操作。為了實現這些功能，本文選用了Cirrus Logic公司的EP9302(ARM920T)作為系統的核心，以源代碼開放的經過裁剪配置的嵌入式Linux為軟件平臺，設計了應用軟件的設備數據采集、數據分析、數據交換網關模塊，實現了網頁服務器GoAhead移植，并完成了GoAhead服務器支持的自己的ASP頁面以及后臺函數的編寫，并在此基礎上研究了系統為保證可靠性而采取的一些措施。在整個系統的設計過程中充分發揮了嵌入式Linux的可移植性好、源代碼公開、開發成本低的優點，解決了軟件移植和設計編寫、提高系統可靠性等的一系列關鍵性問題。本嵌入式系統采集平臺的用途是實時采集被監控設備的當前運行狀況信息，使用戶能夠遠程通過網頁瀏覽器及時掌握被監控設備的運行狀況，在必要時刻根據需要能夠對設備進行相關控制操作和設置相關運行參數，以便能夠控制被監控設備的運行方式。本論文設計的嵌入式數據采集、發布系統可以在類似遠程數據控制的系統中得到廣泛應用。

標簽： Linux ARM 嵌入式網絡

上傳時間： 2013-05-27

上傳用戶：kgylah
低速率語音聲碼器的研究與實現

數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。

標簽： 低速語音聲碼器

上傳時間： 2013-06-02

上傳用戶：lili1990
短波差分跳頻通信系統的研究

差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數字信號處理的全新概念的通信系統，其技術體制和原理與常規跳頻完全不同，較好地解決了數據速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環節，把數字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現差分跳頻的各種功能，從基于硬件的設計方法中解放出來。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現的最佳參數及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。

標簽： 短波差分跳頻通信

上傳時間： 2013-07-22

上傳用戶：yezhihao
FPGA裝箱和劃分算法研究

隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。

標簽： FPGA 劃分算法

上傳時間： 2013-04-24

上傳用戶：zhaoq123
基于FPGA的回波抵消器設計與實現

回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。

標簽： FPGA 回波抵消器

上傳時間： 2013-06-23

上傳用戶：123啊