<rt id="cgyu4"></rt>
專輯類-單片機專輯-258冊-4.20G --可編程單片機外圍芯片PSD的原理及應用-361頁-12.9M.pdf
上傳時間： 2013-06-23
上傳用戶：heart520beat
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
可實現一鍵開關機的專用芯片,上電復位，長按開機，長按關機
上傳時間： 2013-04-24
上傳用戶：llandlu
555芯片用于組成單穩態觸發器、施密特觸發器以及多諧振蕩器。
上傳時間： 2013-10-19
上傳用戶：fredguo
摘要:簡述了在系統可編程電源管理芯片ispPAC-POWER1208的結構、功能和開發環境PAC-De2signer,給出了基于該器件的多電壓系統的電源管理應用實例,并主要討論了電源時序管理和監控的實現,比較了對供電異常情況處理的兩種方法,同時簡要介紹了設計仿真。該器件可使多電壓供電系統的設計大為簡化,縮短開發時間。 關鍵詞:可編程邏輯器件;電源管理;多電壓供電;時序
上傳時間： 2013-12-29
上傳用戶：zyt
DM634 16通道LED恒流驅動芯片可編程PWM輸出
上傳時間： 2013-11-04
上傳用戶：llandlu
內容提要： SD3系列器件介紹 可編程通用外圍芯片PSD301 可編程通用外圍芯PSD311等介紹。 1.1 簡介 1.1.1 引言 1.2.2 器件命名方式 1.1.3 PSD3系列器件簡介 1.1.4 PSD3系列器件性能簡介 1.1.5 支持PSD系列的WSI軟件 1.2 系統結構 1.2.1 PSD3系列器件結構和引腳說明 1.2.2 地址輸入 1.2.3 性能參數 1.2.4 微控制器/微處理器控制輸入 1.3 PSD3系列器件的操作方式 1.3.1多路復用8位地址/數據總線 1.3.2多路復用16位/數據總線 ............................ ............................
上傳時間： 2013-10-22
上傳用戶：座山雕牛逼
□基于來電顯示技術，識別主人，利用手機或固定電話實現免接通，免費用的絕密遙控關及撤防。□單芯片多功能可編程設計，ＭＣＵ內核，有著十分靈活廣泛的應用（可定制特殊功能）。自動撥號的電話報警器方面：室內手動延時布防，手機或固定電話免接通遙控撤防；撥號報警+現場報警（可選）。電話遙控開關方面：用于開啟電控門鎖，保險柜電控鎖，車庫電動門，電器開關...等。更多應用......。□單芯片最多可存入6組電話號碼（6個主人）不重碼，最后一組號碼可刷新，掉電不丟失，可保100年。□非主人撥入無效，主人需20秒內連續撥通兩次遙控才有效（撤防或開關），操縱成功后會自動回撥遙控者電話一次，以表示遙控成功。絕不影響電話的正常使用。□循環撥打1-6組主人電話號碼報警15次，接聽報警時警聲提示，可同時選擇現場報警。無注冊用戶時，觸發報警將自動轉入連續現場報警１分鐘。□接警處理功能，接聽報警期間，手機或固定電話按"#"鍵退出報警。未接警的號碼繼續打報警。□僅設計兩按鈕實現用戶注冊、信息刪除、室那手動布防撤防、輸出開關控制、報警模式設定，報警期間無法手動撤防。□兩種反復可編程報警模式。掉電不丟失。模式1：報警完畢自動撤防；模式2：報警完畢保持布防。□兩種自適應電路模式：DTMF解碼器接入模式和DTMF解碼器不接入模式。自動實現不同的電路設計實現不同的輸出控制功能。同一電路設計，通過增減硬部件即可實現不同的輸出功能，QL310上電時自動識別DTMF解碼器是否存在。□兩路警聲輸出：其中一路輸出用于操作音提示及報警時加載到電話線路中供監聽用。另一路為現場報警使用（可根據需要選用，這路只有在報警時才有輸出，設計時可通過加大功率提高警聲）。□狀態記憶功能：布撤防狀態都有記憶功能（掉電不丟失）。可避免布撤防期間的偶然的停電再上電是狀態發生變化。比如，當前為布防狀態，掉電再上電后還是保持布防狀態。□手動布撤防提示音，布撤防ＬＥＤ指示燈。□上電開機報警模式提示音，模式1發一聲提示音；模式2發兩聲提示音。□觸發端的信號智能檢測，因此可適應任何觸發信號：或高電平，或低電平，或高/低脈沖信號；無源的開關信號，如繼電器，干簧管或門磁開關等（由于觸發端內部有上拉電阻）。標準的ＴＴＬ電平，通過外接簡單的限幅電路可實現更高電平或脈沖的輸入（紅外探頭，防火探頭等）。特強抗干擾處理,長距離布線可抗強電磁干擾。□20腳PDIP封裝及20腳SOP封裝。□5V低功耗。使用3.5８M晶振。□工業級設計，工作溫度:-４０℃～+８５℃
上傳時間： 2013-11-13
上傳用戶：lacsx
<rt id="8w4ga"></rt>