本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強(qiáng)型可重配置PLL在不同的輸入時(shí)鐘頻率之間的動(dòng)態(tài)適應(yīng)，其目的是通過提供PLL的重配置功能，使得不需要對(duì)FPGA進(jìn)行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
標(biāo)簽： PLL 可重配置 使用手冊(cè)
上傳時(shí)間： 2013-11-30
上傳用戶：liuqy
實(shí)現(xiàn)了一種用于上位機(jī)和FPGA處理板之間通信的可重配置接口，詳細(xì)介紹了該接口的包格式設(shè)計(jì)和FPGA邏輯設(shè)計(jì)。仿真結(jié)果表明，該可重配置接口能根據(jù)信令，實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)在線參數(shù)配置，滿足多種主流通信體制的不同速率要求。
標(biāo)簽： 軟件 無線電平臺(tái) 可重配置 接口
上傳時(shí)間： 2013-10-22
上傳用戶：herog3
Altera可重配置PLL使用手冊(cè)0414-3。
標(biāo)簽： Altera 0414 PLL 可重配置
上傳時(shí)間： 2013-10-17
上傳用戶：zhqzal1014
上傳時(shí)間： 2013-11-02
上傳用戶：66666
基于SRAM的可重配置電路
標(biāo)簽： SRAM 可重配置 電路
上傳時(shí)間： 2015-01-23
上傳用戶：rocketrevenge
EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標(biāo)簽： WORD EDA lt gt
上傳時(shí)間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標(biāo)簽： TEST_BENCH VHDL_CODE 全加器
上傳時(shí)間： 2013-12-22
上傳用戶：hongmo
在屏保下也可重啟電腦,在屏保下也可重啟電腦。
標(biāo)簽： 屏保 電腦
上傳時(shí)間： 2013-12-18
上傳用戶：xmsmh
最佳化過的twofish演算法,想學(xué)習(xí)twofish密碼的千萬不能錯(cuò)過
標(biāo)簽： twofish 算法 千
上傳時(shí)間： 2015-08-08
上傳用戶：zyt
自己寫的匯編程序 有時(shí)鐘功能,可重置時(shí)鐘,是我自己覺得寫的不錯(cuò)的1個(gè)程序
標(biāo)簽： 時(shí)鐘 匯編程序 程序
上傳時(shí)間： 2015-08-12
上傳用戶：tzl1975
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
