集成運放線性應用電路分析方法的研究 集成運放線性應用電路分析方法的研究
上傳時間： 2013-06-06
上傳用戶：gxf2016
McS一51單片機應用系統在使用過程中，由于存在大量的干擾源，雖不能造成硬件系統的損壞．但常常使微機系統下能正常工作．因此，軟件可靠性設計越來越引起人們的重視．單片機軟件抗干擾采取的措施有：對
上傳時間： 2013-04-24
上傳用戶：Avoid98
一些常用的運放電路及分析。國家半導體公司的應用筆記。
上傳時間： 2013-05-28
上傳用戶：YYRR
OrCAD/PSpice9偏壓點和直流掃描分析（歐姆定律）一、學習目的：1、使用電路繪制程序Capture繪制所須要的電路圖2、學習偏壓點分析
上傳時間： 2013-04-24
上傳用戶：xfbs821
應用EDA 技術仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應用, 給出了仿真實
上傳時間： 2013-07-27
上傳用戶：變形金剛
本課題設計和完成了一套基于DSP+FPGA結構的小波變換實時圖像處理系統。采用小波算法對圖像進行邊緣提取、圖像增強、圖像融合等處理，并在ADSP-BF535上實現了小波算法，分析了其運行小波算法的性能。圖像處理的數據量比較大，而且運算比較復雜，DSP的特殊結構和性能很好地滿足了系統實現的需要，而FPGA的高速性和靈活性也滿足了系統實時性和穩定性的需要，所以采用DSP+FPGA來實現圖像處理系統是可靠的，也是可行的。系統的硬件設計以DSP和FPGA為平臺，DSP實現算法、管理系統運行、并實現了系統的自啟動；FPGA實現一些接口、時序控制等，簡化了外圍電路，提高了系統的可靠性。結果表明，在ADSP-BF535上實現小波算法，效果良好，而且滿足系統實時性的要求。最后，總結了系統的設計和調試經驗，對調試時遇到的一些問題進行了分析。
上傳時間： 2013-04-24
上傳用戶：Kecpolo
本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結構設計進行優化并利用FPGA實現，而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果。 測試結果表明，系統的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。
上傳時間： 2013-07-30
上傳用戶：13913148949
本文簡單介紹了脈沖式激光測距原理、相位式激光測距的原理及相位測量技術。根據課題的要求，給出了電路系統設計方案，選擇了合適測相系統電路參數，分析了調制波的噪聲對系統的影響，計算出能滿足系統精度要求的最低信噪比，對偶然誤差、信號變化幅度大小、零點漂移和電路的相位延遲等原因引起的測量誤差，提出了具體的解決措施，這些措施提高了數字檢相電路的測相精度和穩定性。 根據電路系統設計方案，著重對混頻電路、整形電路和自動數字檢相電路進行了較為深入的分析與討論，其中自動數字檢相電路采用大規模可編程邏輯器件FPGA實現。 文中述敘了利用FPGA實現自動數字檢相的原理及方法步驟，分析了FPGA實現鑒相功能的可靠性。根據設計要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開發可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進行數字檢相測量的系統仿真結果和混頻電路、比較電路、數字檢相電路的實驗結果，對在沒有零角度位置標志信號和沒有允許計數標志信號條件下的實驗結果的精度進行了分析。根據誤差結果分析，提出了下一步研究改進的措施和思路。
上傳時間： 2013-04-24
上傳用戶：yare
逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
激光測距技術被廣泛應用于現代工業測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手，重點分析了近年提出的自觸發脈沖激光測距技術(STPLR)特別是其中的雙自觸發脈沖激光測距技術(BSTPLR)，通過分析發現其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數器，而目前一般的方式是采用昂貴的進口高速計數器或專用集成電路(ASIC)來完成，這使得激光測距儀在研發、系統的改造升級和自主知識產權保護等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現場可編程門陣列(FPGA)來實現脈沖激光測距中的高精度高速計數及其他相關功能，基本解決了以上存在的問題。 論文通過對雙自觸發脈沖激光測距的主要技術要求和技術指標進行分析，對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統中是信號處理的核心部件，借助其用戶可編程特性及很高的內部時鐘頻率，設計了專用于BSTPLR的高速高精度計數芯片，負責對測距信號產生電路中的時刻鑒別電路輸出信號進行計數。數據處理模塊則主要由單片機(AT89C51)來實現。系統可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度，測量結果采用7位LED數碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。
上傳時間： 2013-06-02
上傳用戶：
