電池作為手持設(shè)備中的電源，通常直接給升壓DC/DC 轉(zhuǎn)換器供電。由于升壓DC/DC 轉(zhuǎn)化器本身拓?fù)浣Y(jié)構(gòu)的缺陷，從電池到負(fù)載始終有一條電流通路，如圖1 所示。一旦負(fù)載短路到地(GND),短路產(chǎn)生
標(biāo)簽： DCDC 手持設(shè)備 升壓 可靠性設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：mopdzz
市場(chǎng)驅(qū)動(dòng)力：電力電子器件用戶不斷要求降低元器件成本，以提高其產(chǎn)品的競(jìng)爭(zhēng)力。降低成本有多種途徑，但只有靠技術(shù)才是降低成本、提高產(chǎn)品可靠性的最有效手段。
上傳時(shí)間： 2013-04-24
上傳用戶：2728460838
嵌入式系統(tǒng)是“以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁減，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專(zhuān)業(yè)計(jì)算機(jī)系統(tǒng)”
標(biāo)簽： 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：plsee
江蘇宏微科技是一家設(shè)計(jì)生產(chǎn)半導(dǎo)體器件的高科技公司，公司設(shè)計(jì)生產(chǎn)各種具有自主知識(shí)產(chǎn)權(quán)的功率半導(dǎo)體器件。在公司的系列化產(chǎn)品中， IGBT以其高的性價(jià)比，高可靠性成為客戶在電源設(shè)計(jì)領(lǐng)域的首選
標(biāo)簽： IGBT 模塊 保護(hù)技術(shù) 驅(qū)動(dòng)
上傳時(shí)間： 2013-07-08
上傳用戶：diertiantang
本文以f1禁系統(tǒng)的可靠性和低成本為立足點(diǎn)，提出了一種基于AT89C2051單片機(jī)的RF卡門(mén)禁系統(tǒng)設(shè) 系計(jì)方法。首先簡(jiǎn)單介紹了組成這個(gè)系統(tǒng)的非接觸式IC卡，然后詳細(xì)描述了其軟硬件設(shè)計(jì)的過(guò)程。在實(shí)際的應(yīng)用
上傳時(shí)間： 2013-06-13
上傳用戶：lansedeyuntkn
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-07-07
上傳用戶：yzhl1988
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語(yǔ)言實(shí)現(xiàn)。通過(guò)上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類(lèi)似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語(yǔ)言實(shí)現(xiàn)的通信電路模塊。通過(guò)上述兩部分工作，將微處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器等數(shù)字邏輯電路均集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開(kāi)關(guān)量驅(qū)動(dòng)芯片。FPGA內(nèi)部的硬件電路采用VHDL語(yǔ)言編寫(xiě)；MCU軟核工作所需要的程序采用C語(yǔ)言編寫(xiě)。多臺(tái)數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開(kāi)發(fā)，既可以將實(shí)時(shí)采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類(lèi)系統(tǒng)所必需的電路模塊，所以一個(gè)通用的片上系統(tǒng)設(shè)計(jì)可以解決各類(lèi)系統(tǒng)的應(yīng)用問(wèn)題，達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-07-12
上傳用戶：a155166
本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時(shí)圖像處理系統(tǒng)。采用小波算法對(duì)圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理，并在ADSP-BF535上實(shí)現(xiàn)了小波算法，分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運(yùn)算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時(shí)性和穩(wěn)定性的需要，所以采用DSP+FPGA來(lái)實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺(tái)，DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動(dòng)；FPGA實(shí)現(xiàn)一些接口、時(shí)序控制等，簡(jiǎn)化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實(shí)現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實(shí)時(shí)性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，對(duì)調(diào)試時(shí)遇到的一些問(wèn)題進(jìn)行了分析。
標(biāo)簽： FPGA DSP 小波變換 實(shí)時(shí)圖像
上傳時(shí)間： 2013-04-24
上傳用戶：Kecpolo
本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法，對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn)，而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。 測(cè)試結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。
上傳時(shí)間： 2013-07-30
上傳用戶：13913148949
在測(cè)井過(guò)程中，由于測(cè)井深度直接影響到其它測(cè)井信息的準(zhǔn)確性，所以精確的測(cè)井深度變得越來(lái)越重要。本文針對(duì)現(xiàn)有絞車(chē)系統(tǒng)的不足(CPU為單片機(jī)決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應(yīng)用到測(cè)井絞車(chē)系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設(shè)計(jì)靈活的特點(diǎn)，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強(qiáng)，性價(jià)比進(jìn)一步提高，從而優(yōu)化了整個(gè)系統(tǒng)，為今后絞車(chē)設(shè)計(jì)提供了新的方法和途徑。 本文相對(duì)其它絞車(chē)系統(tǒng)的設(shè)計(jì)，主要特點(diǎn)有：設(shè)計(jì)了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號(hào)與磁定位信號(hào)的校正、由張力等原因引起的電纜形變的校正)。將打標(biāo)和測(cè)量一體化。設(shè)計(jì)了方便的通信接口(校正后的深度脈沖及DSP通過(guò)RS232與主測(cè)井儀的通信)。使用DSP作為CPU并且配合FPGA作預(yù)處理從而提高了測(cè)量深度的準(zhǔn)確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車(chē)系統(tǒng)的同時(shí)，對(duì)測(cè)井的地面信號(hào)處理也進(jìn)行了初步的研究，主要是對(duì)趨膚效應(yīng)的校正做了初步的研究。 本文所完成的是一個(gè)完整的測(cè)量與打標(biāo)系統(tǒng)，通過(guò)室內(nèi)與現(xiàn)場(chǎng)實(shí)驗(yàn)，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點(diǎn)。最后，本文對(duì)該系統(tǒng)的發(fā)展方向作了展望。
標(biāo)簽： FPGA DSP 絞車(chē) 系統(tǒng)研究
上傳時(shí)間： 2013-07-08
上傳用戶：星仔
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
