文章介紹了一個基于WEB的GSM短信服務(wù)系統(tǒng)的設(shè)計；闡述了系統(tǒng)應(yīng)用的關(guān)鍵技術(shù)；討論了系統(tǒng)實現(xiàn)的幾種方式，通過對比這幾種方式的優(yōu)劣，提出一種適合中小型應(yīng)用的系統(tǒng)實現(xiàn)方案。根據(jù)上述技術(shù)開發(fā)的GSM
標(biāo)簽： Web GSM 短信 服務(wù)系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：manking0408
(臺達)開關(guān)電源基本原理與設(shè)計介紹，比較實用
標(biāo)簽： 開關(guān)電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
采用單片機SPCE061A 為控制核心, 實現(xiàn)0 到2A 數(shù)控可調(diào)直流恒流源. 電流測量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進行電流檢測和監(jiān)控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源 可用于污水泵站的儀表中采用單片機SPCE061A 為控制核心, 實現(xiàn)0 到2A 數(shù)控可調(diào)直流恒流源. 電流測量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進行電流檢測和監(jiān)控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源 可用于污水泵站的儀表中
上傳時間： 2013-07-22
上傳用戶：ccclll
隨著海洋勘測技術(shù)的發(fā)展，研制高性能的海洋測流儀器越來越重要。多普勒聲學(xué)海流剖面儀就是一種非常重要的用來測量海流速度的儀器。在調(diào)試多普勒聲學(xué)海流剖面儀的過程中，多普勒聲學(xué)海流剖面儀信號模擬器是很重要的設(shè)備，它是數(shù)字模擬技術(shù)與多普勒聲學(xué)技術(shù)相結(jié)合的產(chǎn)物，它通過模擬的方法產(chǎn)生聲學(xué)海流剖面儀回波信號，以便在不具備實際海洋情況的條件下，可以在實驗室環(huán)境中對聲學(xué)海流剖面儀的樣機進行系統(tǒng)調(diào)試。在此情況下，本文研制了一種聲學(xué)海流剖面儀信號模擬器，并對聲學(xué)海流剖面儀回波信號接收過程中使用的算法進行了研究。 本文首先比較了多普勒聲學(xué)海流剖面儀的發(fā)射信號與接收信號之間的關(guān)系，分析了產(chǎn)生多普勒頻移的原因。選用直接數(shù)字頻率合成技術(shù)(DDS)生成多普勒聲學(xué)海流剖面儀調(diào)試所需要的回波信號o DDS技術(shù)克服了傳統(tǒng)信號源的頻率精度不高和頻率不穩(wěn)等問題。本文選用專用DDS芯片AD9833來實現(xiàn)回波信號的產(chǎn)生，利用ARM嵌入式技術(shù)對輸出信號進行控制。 信號模擬器以S3C2410處理器為核心構(gòu)建了硬件平臺，采用核心板與擴展板相結(jié)合的硬件結(jié)構(gòu)。核心板主要包括了存儲系統(tǒng)、網(wǎng)絡(luò)接口和各種通訊接口。其主要功能是存儲大量數(shù)據(jù)信號和通訊功能；擴展電路包括了16路DDS信號輸出及信號調(diào)理電路，可以通過軟件來配置16路信號相應(yīng)的工作狀態(tài)及選擇信號輸出形式。硬件設(shè)計預(yù)留了一定數(shù)量的I/O接口以備將來擴展之用。 建立嵌入式Linux開發(fā)環(huán)境；并分析BootLoader啟動機制，移植VIVI；通過配置內(nèi)核相關(guān)文件，移植Linux2.4.18內(nèi)核到模擬器系統(tǒng)；編寫16路DDS的驅(qū)動程序；設(shè)計了模擬器的上位機通訊程序及用應(yīng)程序；對系統(tǒng)進行了軟硬件調(diào)試，調(diào)試結(jié)果表明模擬器完全能夠模擬聲學(xué)海流剖面儀的回波信號。 最后，結(jié)合回波信號形式，采用基帶解調(diào)、復(fù)相關(guān)等技術(shù)對接收回波信號所使用的算法進行了研究，估算出多普勒頻移，配合了調(diào)試海流剖面儀樣機工作的進行。該模擬器不但可以模擬回波信號，還可以作為發(fā)射信號來用，大大提高了模擬器的實用性。關(guān)鍵詞：聲學(xué)海流剖面儀；S3C2410； AD9833；嵌入式Linux；回波信號
標(biāo)簽： ARM 聲學(xué) 信號模擬器 信號處理
上傳時間： 2013-04-24
上傳用戶：prczsf
可以用H.264編碼解碼器源碼(c語言)
上傳時間： 2013-07-08
上傳用戶：wmwai1314
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實現(xiàn)解卷積交織，這種方法控制電路簡單，實現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
qq源碼示例，有空自己看吧，包含一個服務(wù)器端和客戶端-qq source examples
標(biāo)簽： 源碼
上傳時間： 2013-04-24
上傳用戶：gtf1207
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計中,用VHDL語言對高速復(fù)接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進行檢驗,同時對設(shè)計方法進行驗證.驗證結(jié)果完全符合設(shè)計目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時間： 2013-07-17
上傳用戶：wfl_yy
本文首先介紹了直接數(shù)字頻率合成技術(shù)(DDS)的基本原理、體系結(jié)構(gòu)及工作過程，然后針對其關(guān)鍵部分進行了優(yōu)化，即采用函數(shù)近似法對存儲表結(jié)構(gòu)（LUT）進行了優(yōu)化，使存貯位數(shù)大大縮小，并提出了一種雜散抑制技術(shù)的運用，即相位抖動技術(shù)。在對直接數(shù)字頻率合成（DDS）方法產(chǎn)生的信號進行理論分析的過程中，用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設(shè)計的具體實現(xiàn)過程和方法，將現(xiàn)場可編程邏輯器件（FPGA）和 DDS技術(shù)相結(jié)合，具體的體現(xiàn)了基于VHDL語言的靈活設(shè)計和修改方式是對傳統(tǒng)頻率合成實現(xiàn)方法的一次重要改進。文章最后給出了實現(xiàn)代碼、仿真結(jié)果，經(jīng)過驗證，本設(shè)計能夠達到其預(yù)期性能指標(biāo)。
標(biāo)簽： FPGA 數(shù)字頻率合成
上傳時間： 2013-04-24
上傳用戶：Pzj
華為7號信令教材，最詳細版本，學(xué)習(xí)者最想要找的就是這個啦。
上傳時間： 2013-07-20
上傳用戶：wanghui2438
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
