FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享。大唐公司的！
FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享。大唐公司的！...
合肥工業(yè)大學(xué)技術(shù)資料
?? 資源總數(shù)：11834
?? 技術(shù)文檔：1
?? 源代碼：28462
?? 電路圖：1
?? 合肥工業(yè)大學(xué)全部資料 (11834個(gè))
5分鐘學(xué)會使用CPLD
5分鐘學(xué)會使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了...
大容量FPGA數(shù)據(jù)的EEPROM串行加載
大容量FPGA數(shù)據(jù)的EEPROM串行加載...
西安大唐電訊的經(jīng)典內(nèi)部培訓(xùn)資料
西安大唐電訊的經(jīng)典內(nèi)部培訓(xùn)資料，寫的很有水平，希望大家能從中領(lǐng)悟點(diǎn)東西...
上海外灘看到的最大的LED顯示屏的內(nèi)核源代碼
上海外灘看到的最大的LED顯示屏的內(nèi)核源代碼，主要是完成視頻信號的遠(yuǎn)距離傳輸?shù)木幗獯a與接口轉(zhuǎn)換...
大唐電信FPGA設(shè)計(jì)經(jīng)驗(yàn)-pdf
大唐電信FPGA設(shè)計(jì)經(jīng)驗(yàn).pdf\r\n對初涉及FPGA者來說，無疑是很好的指導(dǎo)。\r\n從開始就讓別人的經(jīng)驗(yàn)成為自己的習(xí)慣...
VERILOG HDL 實(shí)際工控項(xiàng)目源碼
VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開發(fā)工具 altera quartus2...
對于學(xué)習(xí)PCB設(shè)計(jì)和ORCAD做原理圖的朋友有很大的幫助
對于學(xué)習(xí)PCB設(shè)計(jì)和ORCAD做原理圖的朋友有很大的幫助，的確不錯(cuò)的...
Protel99畫的一款四層工控板內(nèi)容詳細(xì)
Protel99畫的一款四層工控板內(nèi)容詳細(xì)，使用方便...
自動跟蹤工頻陷波器的研究與設(shè)計(jì)
介紹了一種新型線性自動跟蹤工頻陷波器的電路結(jié)構(gòu)。該陷波器應(yīng)用于電子束曝光機(jī)束流測量電路中，用來抑制工頻干擾對測量精度的影響?；趯ψ詣痈櫹莶ㄆ鞯幕竟ぷ髟矸治?，陷波器采用了頻率/電壓轉(zhuǎn)換器與壓控帶...