為滿足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中使用FPGA設(shè)計(jì)了高分辨率的時(shí)間間隔測(cè)量單元，達(dá)到0.121 ns的測(cè)量分辨率，能對(duì)晶振分頻信號(hào)與GPS秒脈沖信號(hào)的時(shí)間間隔進(jìn)行高精度測(cè)量，縮短了頻率校準(zhǔn)時(shí)間。同時(shí)在FPGA內(nèi)部使用PicoBlaze嵌入式軟核處理器監(jiān)控系統(tǒng)狀態(tài)，并配合滑動(dòng)平均濾波法對(duì)測(cè)量得到的時(shí)間間隔數(shù)據(jù)實(shí)時(shí)處理，有效地抑制了GPS秒脈沖波動(dòng)對(duì)頻率校準(zhǔn)的影響。
標(biāo)簽： FPGA 恒溫晶振 頻率校準(zhǔn)
上傳時(shí)間： 2013-10-17
上傳用戶：xsnjzljj
SYNC 引腳可以用來(lái)輸出一個(gè)同步信號(hào)（synchronization signal），也可以在應(yīng)用使來(lái)控制一個(gè)LED 燈的輸出狀態(tài)。：SYNC 端通過(guò)一個(gè)三極管或門(mén)電路來(lái)控制LED。
標(biāo)簽： KUN-TC 35 調(diào)試
上傳時(shí)間： 2013-11-11
上傳用戶：maizezhen
提出了一種通過(guò)對(duì)信號(hào)的過(guò)采樣方法,改善頻偏估計(jì);通過(guò)對(duì)同步信號(hào)的修改,在不影響定時(shí)同步性能的前提下,簡(jiǎn)化整個(gè)系統(tǒng);通過(guò)對(duì)AWGN信道和多徑衰落信道下的實(shí)驗(yàn)仿真結(jié)果的分析,可以看出此改進(jìn)方法能夠滿足3GPP-LTE系統(tǒng)對(duì)小區(qū)搜索性能指標(biāo)。
標(biāo)簽： GPP-LTE 小區(qū)搜索 算法研究
上傳時(shí)間： 2013-12-11
上傳用戶：daoxiang126
上傳時(shí)間： 2013-11-17
上傳用戶：www240697738
VGA 是視頻圖形陣列（Video Graphics Array）的簡(jiǎn)稱，是IBM 于1987 年提出的一個(gè)使用模擬信號(hào)的圖形顯示標(biāo)準(zhǔn)。最初的VGA 標(biāo)準(zhǔn)最大只能支持640*480 分辨率的顯示器，而為了適應(yīng)大屏幕的應(yīng)用，視頻電氣標(biāo)準(zhǔn)化組織VESA（Video Electronics StandardsAssociation 的簡(jiǎn)稱）將VGA 標(biāo)準(zhǔn)擴(kuò)展為SVGA 標(biāo)準(zhǔn)，SVGA 標(biāo)準(zhǔn)能夠支持更大的分辨率。人們通常所說(shuō)的VGA 實(shí)際上指的就是VESA 制定的SVGA 標(biāo)準(zhǔn)。(1). VGA 接口VGA 采用15 針的接口，用于顯示的接口信號(hào)主要有5 個(gè)：1 個(gè)行同步信號(hào)、1 個(gè)場(chǎng)同步信號(hào)以及3 個(gè)顏色信號(hào)，接口還包含自測(cè)試以及地址碼信號(hào)，一般由不同的制造商定義，主要用來(lái)進(jìn)行測(cè)試及支持其它功能。
標(biāo)簽： Actel FPGA VGA 顯示控制
上傳用戶：咔樂(lè)塢
本書(shū)主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計(jì)原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開(kāi)始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計(jì)與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計(jì)（第3章），詳細(xì)地介紹了數(shù)字通信基帶信號(hào)的編譯碼、復(fù)接與分接、同步信號(hào)提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機(jī)序列與誤碼檢測(cè)等的原理、建模與vhdl編程設(shè)計(jì)方法（第4～9章）。全書(shū)主要是基于cpld/fpga芯片和利用vhdl語(yǔ)言實(shí)現(xiàn)對(duì)數(shù)字通信單元及系統(tǒng)的建模與設(shè)計(jì)。 全書(shū)內(nèi)容新穎，循序漸進(jìn)，概念清晰，針對(duì)性和應(yīng)用性強(qiáng)，既可作為高等院校通信與信息專業(yè)的高年級(jí)本科生教材或研究生的參考書(shū)，也可供科研人員及工程技術(shù)人員參考。
標(biāo)簽： CPLD FPGA 數(shù)字通信 系統(tǒng)建模
上傳時(shí)間： 2014-01-03
上傳用戶：tiantian
此設(shè)計(jì)采用Verilog HDL硬件語(yǔ)言設(shè)計(jì),在掌宇開(kāi)發(fā)板上實(shí)現(xiàn). 將整個(gè)電路分為兩個(gè)子模塊，一個(gè)提供同步信號(hào)（H_SYNC和V_SYNC）及像素位置信息；另一個(gè)接收像素位置信息，并輸出顏色信號(hào)。這樣便于進(jìn)行圖形修改，同時(shí)也容易實(shí)現(xiàn)
標(biāo)簽： Verilog HDL 硬件語(yǔ)言設(shè)計(jì) 開(kāi)發(fā)板
上傳時(shí)間： 2015-04-11
上傳用戶：myworkpost
X1205 是一個(gè)帶有時(shí)鐘 振蕩器用一個(gè)外部的 這樣除去了外部的離散元件和一個(gè)調(diào)整電容 實(shí)時(shí)時(shí)鐘用分別的時(shí) 存器日歷可正確通過(guò)2099 年 強(qiáng)大的雙報(bào)警功能 每個(gè)星期二或三月21日上午5:23均可 件的中斷IRQ 管腳 該器件提供一個(gè)備份電源輸入腳V 整個(gè)X1205器件的工作電壓范圍為2.7 V至5.5V 電 到1.8V(待機(jī)模式) 引腳排列圖 串行時(shí)鐘(SCL) SCL輸入端被用來(lái)作為數(shù)據(jù)輸入和輸出的時(shí)鐘同步信號(hào) 激活的
標(biāo)簽： X1205 2099 時(shí)鐘 振蕩器
上傳時(shí)間： 2014-11-29
上傳用戶：Divine
音頻水印程序，應(yīng)用離散余弦變換，同步信號(hào)，分段處理。
標(biāo)簽： 音頻 水印 程序
上傳時(shí)間： 2013-12-04
上傳用戶：lanwei
輸入時(shí)鐘，可以得到周期性的有效信號(hào)以及同步信號(hào)，同時(shí)可以隨時(shí)鐘輸出8個(gè)字節(jié)的數(shù)據(jù)
標(biāo)簽： 輸入時(shí)鐘
上傳時(shí)間： 2014-01-12
上傳用戶：liuchee
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
