LT®3837 從一個 4.5V 至 20V 輸入獲取工作電壓，但可通過采用一個 VCC 穩壓器和 / 或變壓器上的一個偏壓繞組使該轉換器的輸入範圍向上擴展。
標簽： DCDC 反激式控制器 輸入電壓 轉換器
上傳時間： 2013-11-01
上傳用戶：
pic18fxx8單片機通用同步異步收發器的接口電路和c源代碼
標簽： fxx8 pic fxx 18
上傳時間： 2013-11-06
上傳用戶：zhangzhenyu
使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
標簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
本設計采用Cypress公司支持USB2.0協議標準的EZ-USB FX2系列之CY7C68013芯片作為幀同步信號發送器的USB接口芯片，在uVision2開發環境下利用Keil C51完成了滿足幀同步信號發送器基本要求的固件設計，具體采用了批量傳輸方式、大端點三緩沖設置、定時器中斷方式的同步脈沖和數據的發送、軟FIFO方式數據存放以及I2C總線下的LED顯示等技術，最后協助編寫USB底層驅動程序實現了固件自動下載。經過測試，所設計的幀同步信號發送器基本達到了課題所要求的基本原理性設計與驗證。
標簽： USB Cypress C68013 EZ-USB
上傳時間： 2013-12-12
上傳用戶：我們的船長
I0口驅動74LS164,8位同步移位寄存器，將data_buf的數據逐位輸出到simuseri_DATA
標簽： 164 74 LS 驅動
上傳時間： 2014-01-25
上傳用戶：yuanyuan123
通用同步異步收發器程序，應用固態函數庫FWLIB函數編寫，可以用IAR軟件調試。
標簽： 異步收發器 程序
上傳時間： 2017-08-02
上傳用戶：pkkkkp
電子變壓器手冊第二版 電子變壓器手冊第二版
標簽： 電子變壓器
上傳時間： 2021-12-14
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開關控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內，因此只需少量的外部元件。
標簽： uModule DCDC 16A 雙通道
上傳時間： 2013-10-27
上傳用戶：頂得柱
本書是作者多年來從事通用變頻器控制系統設計與維護的教學和科研工 作的總結。它介紹了交流調速自動控制系統設計的基礎知識, 著重講述了通 用變頻器的工作原理及控制系統的構造方法; 從實際工程出發, 既介紹了單 機控制系統的組成, 又介紹了多機同步傳動變頻器網絡控制系統的組成知 識; 針對不同的生產工藝要求, 對通用變頻器的應用方法、注意事項和維修 方法, 通過應用實例都做了詳細介紹。
標簽： 通用變頻器 調速控制
上傳時間： 2013-08-05
上傳用戶：dct灬fdc
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
標簽： FPGA DCDC 高頻 數字
上傳時間： 2013-07-23
上傳用戶：kristycreasy
蟲蟲下載站版權所有 京ICP備2021023401號-1
