一個很好用的 lcd 時鐘程序 C語言 #include<reg51.h> #include<stdio.h> //定義計時器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時間 #define DB_VAL //定義設置模式的最大時間間隔 #define TIMEOUT 200 //定義游標位置常數 #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標簽： include define RELOAD stdio
上傳時間： 2014-12-19
上傳用戶：zukfu
小弟撰寫的類神經pca對圖片的壓縮與解壓縮,對來源圖片training過後,可使用該張圖像的特性(eigenvalue和eigenvetex)來對別張圖解壓縮,非常有趣的方式,再設定threashold時注意時值不要過大,因為這牽涉inverse matrex的計算.
標簽： eigenvalue eigenvetex threashol training
上傳時間： 2015-12-02
上傳用戶：wpwpwlxwlx
linux下的BBS，使用BBS CACHE，使得mem消耗很低。 天火系統的特點： 1. 統一物件型態設計，讓各種東西都可以在我的最愛出現。 2. 統一各狀態間的功能鍵。( 程式執行過程只 "程式狀態" "物件型態" 來判定動作 )。 3. 內建各種系統(POP3/SMTP/NNTP/..)，未來只需要執行單一程式，就會擁有各種功能。 4. 每個人都可以簡單設定個人板。 5. 未來任兩個 BBS 間都可以透過帳號作某一種程度的同步(Sync)。 6. 使用 pthread 設計，並且儘量遵守 POSIX ，達到簡單移植到任何系統的目的。 7. 速度快 不使用 signal/shm/sem ，每個 client 上來只吃 50k 不到的記憶體。 8. 朝無站長系統目標設計。
標簽： linux BBS
上傳時間： 2014-01-24
上傳用戶：515414293
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
標簽： cadence allegro
上傳時間： 2022-04-28
上傳用戶：kingwide
0067、同步電機模型的MATLAB仿真論文資料
標簽： MATLAB 0067 同步電機 仿真
上傳時間： 2013-05-15
上傳用戶：eeworm
同步電機可控硅勵磁系統
標簽： 同步電機 可控硅 勵磁系統
上傳時間： 2013-04-15
同步電動機調速系統
標簽： 同步電動機 調速系統
上傳時間： 2013-06-26
sdh同步數字傳送體系 PDF
標簽： sdh 數字 傳送
上傳時間： 2013-06-18
SDH&WDM同步數字體系設備與系統
標簽： SDH WDM 同步數字體系 設備
倍流同步整流在DC TO DC 變換器中工作原理分析
標簽： TO DC 倍流 同步整流
上傳時間： 2013-05-24
蟲蟲下載站版權所有 京ICP備2021023401號-1
