衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰略作用與商業利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理，并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內外相關文獻中長碼直捕方法的分析與對比，并且結合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統的二維搜索轉換為并行的一維搜索，從而能快速實現長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰場環境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力，以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案，并對各主要子模塊進行了詳細地分析?；拘徒邮諜C中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調，通過聯調驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監測站接收機的同步等，對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間： 2013-06-18
上傳用戶：wang5829
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
寬帶無線通信的持續高速的需求增長刺激了新的通信技術的不斷產生，而這些技術的發展，很大程度上都來自于不同技術的互相補充與融合，這也成為新標準的源泉。正交頻分復用(OFDM)技術在提供高效的頻譜利用率以及良好的抗多徑性能的同時，通過多輸入輸出(MIMO)技術來進一步增加信道容量，在不增加信號帶寬的基礎上取得更高的傳輸速率和更好的傳輸質量。因此MIMO-OFDM技術近年來在成為研究熱點的同時，已被認為是下一帶移動通信和網絡接入標準中的核心技術。 本文主要對MIMO-OFDM系統物理層的關鍵技術進行了研究，并主要對系統的同步和信道估計算法進行了深入的分析，并提出了一些改進。最后進行了MIMO-OFDM基帶系統基于FPGA的物理層設計，對其中一些關鍵模塊的設計，比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結合寬帶無線通信技術發展的歷史就MIMO-OFDM技術產生發展的背景進行了分析，指出了MIMO-OFDM研究與發展方向，最后總結了本文的工作目標和基本要求。 第二章主要是推導分析了MIMO-OFDM系統的基本原理，先分別從OFDM技術和MIMO技術兩方面概括性的介紹了其理論以及技術特點，最后對MIMO與OFDM結合的關鍵技術進行了討論。 第三章是對MIMO-OFDM同步算法的研究，主要針對基于訓練序列的同步算法進行了深入討論，關注點是訓練序列的設計。針對原有的一些算法進行了總結與比較，并主要對基于頻域設計的訓練序列符號同步算法做出了改進。 第四章首先從基于導頻的信道估計算法推導開始，關注點放在MIMO-OFDM系統下的自適應信道估計算法研究。文章將原有的一些OFDM自適應信道估計算法擴展到MIMO領域，結合基于共軛梯度的自適應算法并做出了一些改進。 第五章節是本文的硬件設計部分，文章基于一個2發2收MIMO-OFDM系統進行了基帶數字處理部分的FPGA設計工作，根據設計要求實現了發送端和接收端數據處理的基本功能，為完善的和更高性能的MIMO-OFDM系統實現奠定了基礎。
上傳時間： 2013-06-26
上傳用戶：wl9454
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態范圍廣，亮度高，壽命長，工作性能穩定而日漸成為顯示媒體中的佼佼者，現已廣泛應用于廣告、證券、交通、信息發布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統，提出了一個系統實現方案，整個系統分三部分組成：DVI解碼電路、發送系統以及接收系統。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數據，經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數據和一些控制信號。發送系統用于將收到的數據流進行緩存，經處理后發送至以太網芯片進行以太網傳輸。接收系統接收以太網上傳來的視頻數據流，經過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數之間的聯系及約束關系。 本課題采用可編程邏輯器件來完成系統功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數據處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發展趨勢，已成為通信系統設計的研究熱點。因此對基于軟件無線電的調制解調技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內插和抽取、帶通采樣、數字變頻等技術進行了分析與探討，為設計和實現8PSK調制解調器提供了非常重要的理論依據。然后，研究了8PSK調制解調技術，詳細論述了它們的基本概念和原理，提出了系統實現方案，在DSP+FPGA平臺上實現了8PSK信號的正確調制解調。文中著重研究了突發通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現，同時實現位同步和幀同步。并且對于突發通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環的頻偏檢測器，通過修改數控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調制解調器，根據信噪比和誤碼率來自適應的改變調制方式，以達到最佳的傳輸性能。
上傳時間： 2013-04-24
上傳用戶：mingaili888
隨著計算機技術和通信技術的迅速發展，數字視頻在信息社會中發揮著越來越重要的作用，視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時，FPGA單片規模的不斷擴大，在FPGA芯片內部實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合，設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統，系統利用時分復用和無損壓縮技術，采用串行數字視頻傳輸的方式，可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換，在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼，利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數字鎖相環來實現發射與接收的幀同步，在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作，實驗證明，系統工作穩定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現，利用FPGA的并行處理優勢，大大提高了系統的處理速度，使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間： 2013-06-27
上傳用戶：幾何公差
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時，為了將本地信號和接收到的信號同步，要完成復雜的信號處理過程。其中，如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法，但這些方法多數都只停留在理論階段，無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上，研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中，首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊，它能正常穩定地工作，并可用作GPS基帶信號處理的研究平臺；該平臺可實時地輸出GPS數字中頻信號；本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法，給出了步進相關的捕獲方案；接著分析了跟蹤環路的特點，給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能；而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能，而且系統的性能良好。由此可以得出結論：本設計能夠滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助，項目名稱是“定位與通信集成功能的SOC設計”，研究成果將在2008年上半年投入試用。
上傳時間： 2013-04-24
上傳用戶：1583060504
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-06-05
上傳用戶：wys0120
在工業控制領域，多種現場總線標準共存的局面從客觀上促進了工業以太網技術的迅速發展，國際上已經出現了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業以太網協議。將傳統的商用以太網應用于工業控制系統的現場設備層的最大障礙是以太網的非實時性，而實現現場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統中實現高精度時鐘同步的協議——精確時間協議(Precision Time Protocol)。PTP協議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統，特別適合于以太網，但不局限于以太網。PTP協議能夠使異質系統中各類不同精確度、分辨率和穩定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協議，由于其實現機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統的驅動層，其同步精度能夠達到微秒級?，F場設備間微秒級的同步精度雖然已經能滿足大多數工業控制系統對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統來說，這仍然不夠?；谇度胧杰浖臅r鐘同步方法受限于操作系統中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設計并實現了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現TCP/IP通訊，以數字電路形式實現時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
