日韩午夜免费视频,亚州综合一区,国产精品探花在线

同步采樣

基于FPGA的直擴通信系統(tǒng)的同步設(shè)計與實現(xiàn).rar

擴頻通信技術(shù)因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點，在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，標(biāo)志著擴頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進入了新階段。近年來，隨著微電子技術(shù)和電子設(shè)計自動化(EDA)技術(shù)的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計方便靈活等特點廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域。本論文正是采用基于FPGA硬件平臺來實現(xiàn)了一個直接序列擴頻通信基帶系統(tǒng)，該系統(tǒng)的實現(xiàn)涉及擴頻通信和有關(guān)FPGA的相關(guān)知識，以及實現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺，目標(biāo)是實現(xiàn)一個集成度高、靈活性強、并具有較強的數(shù)據(jù)處理能力的擴頻通信基帶系統(tǒng)。本論文中首先對擴頻通信的基礎(chǔ)理論做了探討，著重對直序擴頻的理論進行了分析；其次根據(jù)理論分析，設(shè)計了全數(shù)字直接序列擴頻基帶系統(tǒng)的結(jié)構(gòu)，完成了擴頻序列的產(chǎn)生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關(guān)解擴和幾種同步捕獲電路的設(shè)計，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。

標(biāo)簽： FPGA 直擴通信同步設(shè)計

上傳時間： 2013-04-24

上傳用戶：chenjjer
GSM接收機同步技術(shù)研究與基于FPGA和DSP的接收機設(shè)計.rar

GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機具有靈活、可靠、擴展性好的優(yōu)點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設(shè)計， @@　　主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運用相關(guān)運算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機；同步；RF； FPGA；DSP；

標(biāo)簽： FPGA GSM DSP

上傳時間： 2013-07-01

上傳用戶：sh19831212
基于CCSDS標(biāo)準(zhǔn)的幀同步算法研究及其FPGA實現(xiàn).rar

隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結(jié)果。 @@ 本設(shè)計在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設(shè)計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎(chǔ)之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設(shè)計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對論文工作進行了總結(jié)和展望，分析了其中存在的問題及需要改進的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動

標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)

上傳時間： 2013-06-11

上傳用戶：liglechongchong
基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)研究與實現(xiàn).rar

隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個采集設(shè)備不具有統(tǒng)一的時鐘基準(zhǔn)，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準(zhǔn)確地對事件進行分析和判斷，甚至得出錯誤的結(jié)論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。目前國內(nèi)外時鐘同步領(lǐng)域常用的技術(shù)有GPS授時技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時技術(shù)雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術(shù)做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應(yīng)用于高精度時鐘同步的系統(tǒng)。基于上述分析，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。本文中的設(shè)計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準(zhǔn)確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設(shè)備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn)，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準(zhǔn)時標(biāo)志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設(shè)GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數(shù)據(jù)讀取和測試，通過實驗結(jié)果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術(shù)有著重大的推進意義！

標(biāo)簽： FPGA 分布式采集

上傳時間： 2013-08-05

上傳用戶：lz4v4
OFDM系統(tǒng)同步及解調(diào)的FPGA實現(xiàn).rar

自20世紀(jì)80年代以來，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關(guān)注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強，OFDM技術(shù)在綜合無線接入領(lǐng)域?qū)@得越來越廣泛的應(yīng)用。人們開始集中越來越多的精力開發(fā)OFDM技術(shù)在移動通信領(lǐng)域的應(yīng)用，本文也是基于無線通信平臺上的OFDM技術(shù)的運用。本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設(shè)計、OFDM頻率同步算法的研究與設(shè)計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對系統(tǒng)中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術(shù)的原理、算法和實現(xiàn)方法。目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結(jié)構(gòu)，重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復(fù)雜的部分進行詳細闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測試結(jié)果。

標(biāo)簽： OFDM FPGA

上傳時間： 2013-06-26

上傳用戶：希醬大魔王
WCDMA系統(tǒng)下行同步原理與FPGA實現(xiàn).rar

同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進行的必要過程，對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實現(xiàn)復(fù)雜度方面進行了比較，給出了下行同步的浮點仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運算流程和模塊間的接口設(shè)計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計和片上測試，達到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA

標(biāo)簽： WCDMA FPGA

上傳時間： 2013-04-24

上傳用戶：wsm555
基于FPGA的永磁同步電機控制器的研究.rar

隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機作為控制對象的傳動領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當(dāng)前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學(xué)建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學(xué)模型進行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機的電機模型，提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調(diào)制方法進行了數(shù)學(xué)推導(dǎo)，并對滑模控制理論和矢量控制進行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結(jié)果驗證了該系統(tǒng)設(shè)計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機控制器的設(shè)計要求及FPGA的特點，提出永磁同步電機控制器的的設(shè)計方案。按照FPGA模塊化設(shè)計思想，將整個系統(tǒng)進行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結(jié)果表明：永磁同步電機在低速和高速時都能穩(wěn)定運行，從而證實了本設(shè)計方案的可行性。

標(biāo)簽： FPGA 永磁同步電機控制器

上傳時間： 2013-04-24

上傳用戶：wff
WCDMA下行鏈路同步的研究和FPGA實現(xiàn).rar

同步技術(shù)在許多通訊系統(tǒng)中都是至關(guān)重要的，而WCDMA作為第三代移動通信的標(biāo)準(zhǔn)之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現(xiàn)中充當(dāng)了很重要的角色，所以研究如何在FPGA上實現(xiàn)同步算法是非常具有實際意義的。本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。本文對三步小區(qū)搜索的算法按照算法計算量和運算速度的標(biāo)準(zhǔn)分別進行了比較和討論，并以節(jié)省資源和運行穩(wěn)定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現(xiàn)方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現(xiàn)；在導(dǎo)頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。與以往的WCDMA同步的FPGA實現(xiàn)相比，本文提出的實現(xiàn)方案巧妙地利用了FPGA的并行運算結(jié)構(gòu)，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。

標(biāo)簽： WCDMA FPGA 下行鏈路

上傳時間： 2013-08-05

上傳用戶：leileiq
基于FPGA的全彩色LED同步顯示屏控制系統(tǒng)的設(shè)計.rar

LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計的靈活性，不需修改電路硬件設(shè)計，縮短了設(shè)計周期，還可以進行在線升級。

標(biāo)簽： FPGA LED 全彩色

上傳時間： 2013-04-24

上傳用戶：西伯利亞
基于FPGA的全同步數(shù)字頻率計的設(shè)計.rar

頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進一步提高的一個重要因素。本設(shè)計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運算得到實際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設(shè)計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細的設(shè)計方法和完整的程序設(shè)計以及仿真結(jié)果。

標(biāo)簽： FPGA 數(shù)字頻率計

上傳時間： 2013-06-05

上傳用戶：wys0120