国产精品网站视频,尤物视频一区二区,色呦呦网站一区

同軸連接器

實習目的本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作

實習目的本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使用 Code Composer Studio（CCS），包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger）。在硬體部份包括TMS320C67 的浮點 DSP 和在 EVM 板子上的類比晶片。

標簽： EVM C6701 320C 6701

上傳時間： 2016-05-05

上傳用戶：sclyutian
動態鏈接庫DLL編程資料.chm 動態鏈接庫(DLLs)是從C語言函數庫和Pascal庫單元的概念發展而來的。所有的C語言標準庫函數都存放在某一函數庫中

動態鏈接庫DLL編程資料.chm 動態鏈接庫(DLLs)是從C語言函數庫和Pascal庫單元的概念發展而來的。所有的C語言標準庫函數都存放在某一函數庫中，同時用戶也可以用LIB程序創建自己的函數庫。在鏈接應用程序的過程中，鏈接器從庫文件中拷貝程序調用的函數代碼，并把這些函數代碼添加到可執行文件中。這種方法同只把函數儲存在已編譯的.OBJ文件中相比更有利于代碼的重用。

標簽： Pascal DLLs DLL chm

上傳時間： 2016-03-26

上傳用戶：陽光少年2016
數字復接器的FPGA設計與實現

該文首先分析了線路碼的一般問題;其次分析了正碼速調整的基本原理及所涉及的一般問題,并說明了用FPGA進行電路設計的一般方法;最后分析了該系統所產生的抖動,如抖動的產生,分類以及如何減小抖動等,并對該課題所產生的兩類抖動即正碼速調整引入的侯時抖動和平滑鎖相環引入的抖動進行了分析,并用Matlab仿真工具對鎖相環的抖動與其環路帶寬之間的關系進行了仿真與計算. 作者的工作主要包括: 1.利用FPGA完成了復接、分接系統的設計和調試.2.利用FPGA完成了HDB3線路碼的設計與調試.3.利用鎖相環完成了碼速恢復.4,對該復接分接系統所產生的抖動進行了理論分析和仿真.5.對FPGA進行了誤碼率測試,誤碼性能優于10

標簽： FPGA 數字復接器

上傳時間： 2013-04-24

上傳用戶：songnanhua
基于FPGA采用PCM通信實現多路數據采集器的研制

本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。

標簽： FPGA PCM 通信實現多路

上傳時間： 2013-04-24

上傳用戶：com1com2
基于FPGA的DAB信道編碼器輸入接口的設計與實現

電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展，對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現有技術，以滿足人民群眾日益增長的需求。本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處，根據歐洲ETS300799標準，實現了一種激勵器輸入接口的解決方案，這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節目從演播室到發射臺的傳輸質量，特別是實時直播節目要求信號質量比較好時具有更大的作用。本論文利用校驗位為奇數個的RS碼，對可檢不可糾的錯誤發出報警信號，通過其它方法替代原有信號，對音質影響不大，節省了糾正這個錯誤的資源和開發成本。同時，我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能，而不采用專用芯片實現功能，使得修改電路和升級變得異常方便，大大提高了開發產品的效率，降低了成本。經過軟件仿真和硬件驗證，本系統已經基本實現了預想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。

標簽： FPGA DAB 信道編碼器

上傳時間： 2013-07-15

上傳用戶：afeiafei309
使用向量訊號產生器來提升收發器測試速度

收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、 WLANWLANWLANWLAN網路橋接器與蜂巢式基礎建設。

標簽： 向量訊號產生器收發器測試速度

上傳時間： 2013-10-12

上傳用戶：ligi201200
Cygnal 集成開發環境(IDE)是一套完整獨立的軟件程序它為設計者提供了用于開發和測試項目的所有工具程序的主要特點包括項目界面全功能窗口字體可配置的編輯器調試器具有設置斷

Cygnal 集成開發環境(IDE)是一套完整獨立的軟件程序它為設計者提供了用于開發和測試項目的所有工具程序的主要特點包括項目界面全功能窗口字體可配置的編輯器調試器具有設置斷點觀察點單步等功能工具鏈接集成支持匯編器編譯器和鏈接器可定制的工具菜單用于集成其它編譯器或開發工具 CYGNAL 配置向導可為指定的目標環境產生配置代碼

標簽： Cygnal IDE 程序項目

上傳時間： 2015-12-05

上傳用戶：wys0120
動態鏈接庫(DLLs)是從C語言函數庫和Pascal庫單元的概念發展而來的。所有的C語言標準庫函數都存放在某一函數庫中

動態鏈接庫(DLLs)是從C語言函數庫和Pascal庫單元的概念發展而來的。所有的C語言標準庫函數都存放在某一函數庫中，同時用戶也可以用LIB程序創建自己的函數庫。在鏈接應用程序的過程中，鏈接器從庫文件中拷貝程序調用的函數代碼，并把這些函數代碼添加到可執行文件中。structures of computer science.

標簽： Pascal DLLs C語言函數庫

上傳時間： 2016-10-13

上傳用戶：1051290259
CD4000 雙3輸入端或非門+單非門 TI 　　CD4001 四2輸入端或非門 HIT/NSC/TI/GOL 　　雙4輸入端或非門 NSC 　　CD4006 18位串入/串出移位寄存器 NS

CD4000 雙3輸入端或非門+單非門 TI 　　CD4001 四2輸入端或非門 HIT/NSC/TI/GOL 　　雙4輸入端或非門 NSC 　　CD4006 18位串入/串出移位寄存器 NSC 　　CD4007 雙互補對加反相器 NSC 　　CD4008 4位超前進位全加器 NSC 　　CD4009 六反相緩沖/變換器 NSC 　　CD4010 六同相緩沖/變換器 NSC 　　CD4011 四2輸入端與非門 HIT/TI 　　CD4012 雙4輸入端與非門 NSC 　　CD4013 雙主-從D型觸發器 FSC/NSC/TOS 　　CD4014 8位串入/并入-串出移位寄存器 NSC 　　CD4015 雙4位串入/并出移位寄存器 TI 　　CD4016 四傳輸門 FSC/TI 　　CD4017 十進制計數/分配器 FSC/TI/MOT 　　CD4018 可預制1/N計數器 NSC/MOT

標簽： NSC CD 4000 4001

上傳時間： 2017-07-20

上傳用戶：lx9076
cadence-allegro16.6高級教程

主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1．在 OrCAD Capture 中設計好線路圖。2．然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3．把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4．在 Allegro 中進行 PCB 的 layout。 5．把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。

標簽： cadence allegro

上傳時間： 2022-04-28

上傳用戶：kingwide