青草视频在线免费直播,偷拍亚洲色图,亚洲欧美久久

后序遞歸

三相相序缺相檢測電路TC783A

三相相序缺相檢測電路TC783A TC783A為三相相序和缺相檢測電路，可用作檢測三相正弦波電壓的相序和缺相狀態，同時有保護功能，具有單電源，功耗小，功能強，輸入阻抗高，采樣方便，外接元件少等優點。使用在控制板上，對三相電壓進行指示；也可在電機上使用，對電機的正反轉進行控制和缺相進行保護。一.TC783A電路具備以下特點：單電源工作，電源電壓9-15V。對輸入正弦波電壓設計為施密特檢測，有效去除干擾。動態檢測三相的存在，分別對三相輸出指示。正反序輸出指示。有過壓保護的設計，外電壓和內基準比較，有鎖定和不鎖定兩種輸出。二、電路框圖與工作原理三相電壓信號A、B、C經分壓電阻網絡分別進入電路1、2、3腳，通過對正弦波進行施密特檢測了解信號的存在并送入缺相檢測電路檢測后輸出指示，電路13腳為內部脈沖發生電路的外接電容約為0.1-0.15u。三相正弦輸入正常時，對應A、B、C輸入1、2、3腳的輸出端12、11、10腳輸出為低電平；當某一相沒有輸入信號時，對應的輸出腳上將有高電平。根據缺相檢測的結果，在不缺相的情況下相序指示電路將輸出相序，在三相電壓信號A、B、C進入電路1、2、3腳的狀態下，9腳輸出高電平指示正序；而在三相電壓信號A、C、B進入電路1、2、3腳的狀態下，8腳輸出高電平指示反序。在缺相狀態下，9腳8腳皆輸出低電平。電路另外還設計了保護電路，可對過流、過壓信號進行檢測和輸出。5腳為采樣輸入端，輸入信號與電路內的6V基準比較，并在電路6腳輸出。如果采樣高于6V，輸出高電平。4腳對輸出方式將有兩種控制選擇：4腳接低電平，輸出為不鎖定輸出，即輸入高輸出高，輸入低輸出低；4腳接高電平，輸出為鎖定輸出，這時輸入高輸出高，而輸入低后輸出仍高，需要4腳接地復位才能輸出低。用戶進行選擇。

標簽： 檢測電路 tc783a

上傳時間： 2022-06-25

上傳用戶：
Cadence后端教程

Cadence后端教程

標簽： Cadence 后端教程

上傳時間： 2013-06-07

上傳用戶：eeworm
干式變壓器優化設計及其CAD系統的研究.rar

由于干式變壓器的優良性能以及在特種場合下對干式變壓器的應用需求，當前我國干式變壓器市場空間廣闊，競爭激烈。但是目前國內許多干式變壓器生產廠家仍然停留在手工設計計算階段，設計的效率低、周期長、人工成本高。干式變壓器原材料的上漲，也加大了廠家的制作成本。以研究、開發實用性干式變壓器CAD系統為目的，本文對該集成軟件的系統分析及相應的實現技術進行了詳細的研究。首先，在總結干式變壓器手工設計方法的基礎上，借鑒變壓器的通用優化設計模型，結合干式變壓器的特點，建立了干式變壓器的優化設計模型。以鐵芯直徑、窗高、內線圈匝數、外線圈電流密度、內線圈電流密度為變量，采用改進遺傳算法對其進行干式變壓器單機優化設計。該算法將模擬退火思想引入到遺傳算法的選擇機制中，解決了傳統遺傳算法過早收斂的問題。其與傳統遺傳算法優化結果對比表明：新的算法收斂性較好，優化效果較明顯，算法是成功的。并根據Appelbaum序貫分解法的基本思想，通過“共同變量”和“非共同變量”將系列中兼容的各規格變壓器聯系起來，得到系列變壓器優化設計的統一數學模型，然后使用改進后的遺傳算法對中小型干式變壓器中套用同一個機座的系列優化問題進行了探討，并在此基礎上建立了干式變壓器系列優化的軟件優化設計流程。其次，在軟件設計方面選用C++程序設計語言，采用Visual Basic進行界面編寫，且運用ActiveX技術實現了VB與AutoCAD軟件的連接。該設計不但能夠對干式變壓器進行優化設計，并且添加了CAD制圖功能。本文對數據庫支撐的干式變壓器CAD系統進行了系統設計和研究，詳細探討了該集成軟件的實現技術。最后，在各項性能指標都滿足國家標準要求的情況下，以SC9-50/10型號和SCB9-1250/10型號的干式變壓器為例進行單機優化，變壓器有效成本分別降低了2.83﹪和1.79﹪；以系列號SC9-50/10四個規格變壓器為例進行系列優化，分別按照不同的權重來進行系列優化設計，優化方案1時，總成本下降了3.26﹪；優化方案2時，總成本下降了3.1﹪。可見，達到了預期效果，干式變壓器成本有效降低。

標簽： CAD 干式變壓器優化設計

上傳時間： 2013-07-23

上傳用戶：kernaling
基于FPGA的直擴通信系統的同步設計與實現.rar

擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點，在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統，該系統的實現涉及擴頻通信和有關FPGA的相關知識，以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺，目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據理論分析，設計了全數字直接序列擴頻基帶系統的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。

標簽： FPGA 直擴通信同步設計

上傳時間： 2013-04-24

上傳用戶：chenjjer
基于ARM的煤礦水源井監控系統

本課題針對當前煤礦企業對水的依賴性和企業自身發展對水源的需求等實際問題，研制了基于ARM的煤礦水源井監控系統。論文主要介紹了監控系統監控終端（RTU）的硬件設計、軟件算法設計以及通訊技術、電機的保護原理和監控系統上位機的軟件設計。監控終端（RTU）的算法設計方面，針對系統數據信號的特點和系統分析的需要，對水位、流量、出水口壓力采用直流采樣，對相電流、相電壓采用交流信號采樣。對采樣后的數據進行數值分析和計算，獲得了高精度的煤礦水源井參數的測量和系統的控制。通訊部分采用的是具有接收靈敏度高、頻率穩定、傳輸效率高等優點的無線數傳電臺與RS-232組成無線網絡，實現了數據的上下傳輸。監控終端（RTU）的硬件設計方面主要采用ARM芯片作為監控分站的終端處理核心，實時檢測水源井的水位，出水口壓力、流量等參數。實時顯示水源井各參數的動態特性，并查看水位的歷史變化。同時，ARM處理器通過互感器對數據采集處理后，可計算出水泵電機的三相電流、電壓的實際值，根據電機的相序電流、電壓的大小，可對電機實時有效的微機保護。并根據監控中心命令進行相應的數據處理和數據傳送。監控終端軟件方面主要考慮到時實采樣的準確性，uClinux系統在ARM系統上數據處理的快速性與實時性，以及與監控系統軟件的通信顯示方面的可行性與有效性。系統監控的軟件利用VC++6．0中的編程進行實時數據的采集處理和控制、數據的實時顯示、報表打印和報警等功能。通過ADO對象和SQL Sever，與windows系統上的數據庫服務器進行實時數據的交互。

標簽： ARM 監控系統

上傳時間： 2013-05-16

上傳用戶：lingduhanya
直序擴頻軟件無線電發射機研究

軟件無線電是無線通信領域繼固定到移動、模擬到數字之后的第三次革命，是目前乃至未來的無線電領域的技術發展方向，它在提高系統靈活性上有無可比擬的優勢，是實現未來無線通信系統的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統的窄帶通信，在頻譜利用率上也有明顯的優勢，是未來無線通信系統中的關鍵技術，直接序列擴頻則是其中在民用領域使用最多的一種擴頻技術。FPGA在分布式計算、并行處理、流水線結構上有獨特的優勢，自然成為設計擴頻軟件無線電系統的首選技術之一。首先介紹了軟件無線電的理論基礎，并分析了它的硬件結構和技術關鍵。軟件無線電的關鍵思路在于構建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎。對于發射機，其中最關鍵的是尋找一種相關特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數字調制技術和FPGA技術。基于以上理論基礎研究，根據軟件無線電硬件結構，開發了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設計中加入了足以開發出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發也是核心內容，本課題編寫了大量相應的代碼，包括加擴模塊（含偽隨機序列發生器）、基于DDFS的數字調制模塊以及串口通信模塊、LCD驅動模塊，SDRAM Controller、ADC驅動模塊，并編寫了相應的測試代碼。整個系統測試通過。關于硬件平臺設計和代碼開發，在本文第三章和第四章詳細介紹。總體說來，本課題基于現有的理論發展，在充分理解相關理論的前提下，將主要經歷集中于具體應用的研究與開發，并取得了一定的成果。

標簽： 直序擴頻發射機軟件無線電

上傳時間： 2013-06-27

上傳用戶：xauthu
基于FPGA的GPS中頻數字接收機

本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數字化硬件實現。論文首先對GPS衛星導航定位系統進行了分析，并對與數字化接收機直接相關聯的GPS信號中頻部分結合實際系統要求進行了設計和分析，由此確定了數字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現了GPS數字化接收機的偽碼捕獲跟蹤。受工作環境的制約，GPS衛星接收機系統首先表現為功率受限系統，接收機必須滿足在低信噪比條件下工作。同時接收機與衛星間高動態產生的多普勒頻率，給接收機實現快速捕獲帶來了難度。通過仿真分析，綜合了實現難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析，確定了捕獲的數字化實現方案，偽碼跟蹤采用超前滯后環方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內，而跟蹤環路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環路帶寬措施解決了跟蹤速度和精度的矛盾。在數字化實現設計中，給出了詳細的數字化實現方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數字化接收機偽碼捕獲跟蹤的實現，并在其開發平臺上對數字化接收機進行了仿真驗證，在給定的工作條件下達到了設計性能和指標要求。

標簽： FPGA GPS 中頻數字接收機

上傳時間： 2013-04-24

上傳用戶：15510133306
將指定的16K采樣的語音數據文件轉換為經G.723編解碼后的8K語音數據

·詳細說明：本程序將指定的16K采樣的語音數據文件轉換為經G.723編解碼后的8K語音數據。降采樣前先使用180階的FIR濾波器對語音數據進行頻率壓縮，然后進行抽取，并對抽取的數據進行G.723編解碼。該程序在非特定語音識別的庫文件處理中使用，也可擴展至其他用途。文件列表: 16kto8k .......\16kto8k.dsp .......\16kto8

標簽： 16K 723 語音采樣

上傳時間： 2013-04-24

上傳用戶：qw12
MPEG4網絡傳輸(DSnetwork)修改后的cpp和.h文件

·詳細說明：MPEG4網絡傳輸(DSnetwork)修改后的cpp和.h文件,(精)-MPEG4 network transmission (DSnetwork) revises after cpp and h the document, (fine) 相關函數/類: ZeroMemory SetRectEmpty 文件列表: 修改 ..

標簽： DSnetwork MPEG4 cpp 網絡傳輸

上傳時間： 2013-04-24

上傳用戶：qazwsxedc
DTMF的撥號采用實驗儀的鍵盤輸入(解碼后在液晶屏上顯示)

·詳細說明：使用TI的TMS320VC5402 DSP實現。DTMF的撥號采用實驗儀的鍵盤輸入，解碼后在液晶屏上顯示- Uses TI TMS320VC5402 DSP to realize. The DTMF digit dialing uses tests the meter the keyboard entry, after the decoding demonstrated on the l

標簽： DTMF 實驗儀鍵盤輸入

上傳時間： 2013-07-25

上傳用戶：哇哇哇哇哇