介紹了指令流水線操作，并針對結構沖突，寫后寫沖突，讀后寫沖突，寫后讀沖突給出的解決方案：記分牌算法給了詳細介紹
上傳時間： 2017-05-10
上傳用戶：呼嚕的傷冬
下載安卓小寶后，安裝過程中提示病毒，請忽略，繼續安裝，安裝后打開會給出ID號。下載注冊機，把Id號輸入后，在下面日期改成2018，點生成，把掭的一串數字，字符復制后，粘貼在微信的id下面就可以用了，可以一健轉發，模擬定位等，原來的微信不能卸載，打開安卓小寶（微信）后提示版本過低時請卸載原來的微信，安裝微信657，不會用的可以微我626165917
標簽： 安卓
上傳時間： 2018-01-28
上傳用戶：xfjsmz
問題描述：以一個m*n的長方陣表示迷宮，0和1分別表示迷宮中的通路和障礙。設計一個程序，對任意設定的迷宮，求出一條從入口到出口的通路，或得出沒有通路的結論。 1.基本要求 （1）首先實現一個以鏈表作存儲結構的棧類型，然后編寫一個求解迷宮的非遞歸程序。求得的通路以三元組（i，j，d）的形式輸出。其中：（i，j）指示迷宮中的一個坐標，d表示走到下一坐標的方向。如下圖所示迷宮。從入口（1，1）到出口（8，8）的求解結果如下： （1，1）（1，2），（2，2）（3，2）（3，1）（4，1）（5，1）（5，2）（5，3）（6，3）（6，4）（6，5）（5，5）（4，5）（4，6）（4，7）（3，7）（3，8）（4，8）（5，8）（6，8）（7，8）（8，8） （2）以方陣形式輸出迷宮及其通路。 2.重點、難點 重點：針對迷宮問題的特點，利用棧的后進先出特點，選擇適當的數據結構。 難點：遞歸算法的設計與求解。
標簽： 迷宮
上傳時間： 2018-07-03
上傳用戶：MOOMWHITE
設計虛擬存儲區和內存工作區,編程序演示下述算法的具體實現過程,并計算訪問命中率： 要求設計主界面以靈活選擇某算法，以下算法任選兩種實現： 1) 先進先出算法（FIFO） 2) 最近最久未使用算法（LRU） 3) 最佳置換算法（OPT）
標簽： 操作系統
上傳時間： 2019-06-24
上傳用戶：aoye
利用FIFO先進先出算法實現分頁請求，先進先出
上傳時間： 2019-12-01
上傳用戶：yytyj
丹弗斯恒壓供水設置：先出調試已經OK OKOKOKOK
標簽： 恒壓供水
上傳時間： 2021-09-01
上傳用戶：宏達工控℡1???????1?1
CD40系列CD45系列集成芯片DATASHEET數據手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行進位全加器.pdf4009 CMOS 六緩沖器-轉換器（反相）.pdf4010 CMOS 六緩沖器-轉換器（同相）.pdf40100 CMOS 32位雙向靜態移位寄存器.pdf40101 CMOS 9位奇偶發生器-校驗器.pdf40102 CMOS 8位BCD可預置同步減法計數器.pdf40103 CMOS 8位二進制可預置同步減法計數器.pdf40104 CMOS 4位三態輸出雙向通用移位寄存器.pdf40105 CMOS 先進先出寄存器.pdf40106 CMOS 六施密特觸發器.pdf40107 CMOS 2輸入雙與非緩沖-驅動器.pdf40108 CMOS 4×4多端寄存.pdf40109 CMOS 四三態輸出低到高電平移位器.pdf4011 CMOS 四2輸入與非門.pdf40110 CMOS 十進制加減計數-譯碼-鎖存-驅動.pdf40117 CMOS 10線—4線BCD優先編碼器.pdf4012 CMOS 雙4輸入與非門.pdf4013 CMOS 帶置位-復位的雙D觸發器.pdf4014 CMOS 8級同步并入串入-串出移位寄存器.pdf40147 CMOS 10線—4線BCD優先編碼器.pdf4015 CMOS 雙4位串入-并出移位寄存器.pdf4016 CMOS 四雙向開關.pdf40160 CMOS 非同步復位可預置BCD計數器.pdf40161 CMOS 非同步復位可預置二進制計數器.pdf40162 CMOS 同步復位可預置BCD計數器.pdf40163 CMOS 同步復位可預置二進制計數器.pdf4017 CMOS 十進制計數器-分頻器.pdf40174 CMOS 六D觸發器.pdf40175 CMOS 四D觸發器.pdf4018 CMOS 可預置 1分N 計數器.pdf40181 CMOS 4位算術邏輯單元.pdf40182 CMOS 超前進位發生器.pdf4019 CMOS 四與或選譯門.pdf40192 CMOS 可預制四位BCD計數器.pdf40193 CMOS 可預制四位二進制計數器.pdf40194 CMOS 4位雙向并行存取通用移位寄存器.pdf4020 CMOS 14級二進制串行計數-分頻器.pdf40208 CMOS 4×4多端寄存器.pdf4021 CMOS 異步8位并入同步串入-串出寄存器.pdf4022 CMOS 八進制計數器-分頻器.pdf4023 CMOS 三3輸入與非門.pdf4024 CMOS 7級二進制計數器.pdf4025 CMOS 三3輸入或非門.pdf40257 CMOS 四2線-1線數據選擇器-多路傳輸.pdf4026 CMOS 7段顯示十進制計數-分頻器.pdf4027 CMOS 帶置位復位雙J-K主從觸發器.pdf4028 CMOS BCD- 十進制譯碼器.pdf4029 CMOS 可預制加-減（十-二進制）計數器.pdf4030 CMOS 四異或門.pdf4031 CMOS 64級靜態移位寄存器.pdf4032 CMOS 3位正邏輯串行加法器.pdf4033 CMOS 十進制計數器-消隱7段顯示.pdf4034 CMOS 8位雙向并、串入-并出寄存器.pdf4035 CMOS 4位并入-并出移位寄存器.pdf4038 CMOS 3位串行負邏輯加法器.pdf4040 CMOS 12級二進制計數-分頻器.pdf4041 CMOS 四原碼-補碼緩沖器.pdf4042 CMOS 四時鐘控制 D 鎖存器.pdf4043 CMOS 四三態或非 R-S 鎖存器.pdf4044 CMOS 四三態與非 R-S 鎖存器.pdf4045 CMOS 21位計數器.pdf4046 CMOS PLL 鎖相環電路.pdf4047 CMOS 單穩態、無穩態多諧振蕩器.pdf4048 CMOS 8輸入端多功能可擴展三態門.pdf4049 CMOS 六反相緩沖器-轉換器.pdf4050 CMOS 六同相緩沖器-轉換器.pdf4051 CMOS 8選1雙向模擬開關.pdf4051,2,3.pdf4052 CMOS 雙4選1雙向模擬開關.pdf4053 CMOS 三2選1雙向模擬開關.pdf4054 C
上傳時間： 2021-11-09
上傳用戶：kent
網絡安全技術-QoS技術白皮書摘 要：本文對Internet的三種服務模型（Best-Effort、IntServ和DiffServ），以及服務模型的 發展歷程進行了簡單介紹，較為詳細地介紹了H3C系列數據通信產品所支持的QoS技 術，內容包括：流量分類和標記、擁塞管理、擁塞避免、流量監管與流量整形、鏈路 效率機制以及MPLS網絡相關QoS技術，并且簡要描述了在實際應用中的QoS解決方 案。網絡運營商及行業用戶等通過對這些QoS技術的靈活運用，可以在Internet或任何 基于IP的網絡上為客戶提供有保證的區分服務。1 概述 1.1 產生背景 在傳統的IP網絡中，所有的報文都被無區別的等同對待，每個轉發設備對所有的報 文均采用先入先出（FIFO）的策略進行處理，它盡最大的努力（Best-Effort）將報 文送到目的地，但對報文傳送的可靠性、傳送延遲等性能不提供任何保證。 網絡發展日新月異，隨著IP網絡上新應用的不斷出現，對IP網絡的服務質量也提出 了新的要求，例如VoIP等實時業務就對報文的傳輸延遲提出了較高要求，如果報 文傳送延時太長，用戶將不能接受（相對而言，E-Mail和FTP業務對時間延遲并不 敏感）。為了支持具有不同服務需求的語音、視頻以及數據等業務，要求網絡能夠 區分出不同的通信，進而為之提供相應的服務。傳統IP網絡的盡力服務不可能識別 和區分出網絡中的各種通信類別，而具備通信類別的區分能力正是為不同的通信提 供不同服務的前提，所以說傳統網絡的盡力服務模式已不能滿足應用的需要。 QoS技術的出現便致力于解決這個問題。 1.2 技術優點 QoS旨在針對各種應用的不同需求，為其提供不同的服務質量。如： z 可以限制骨干網上 FTP 使用的帶寬，也可以給數據庫訪問以較高優先級。 z 對于 ISP，其用戶可能傳送語音、視頻或其他實時業務，QoS 使 ISP 能區分 這些不同的報文，并提供不同服務。 z 可以為時間敏感的多媒體業務提供帶寬和低時延保證
上傳時間： 2022-02-26
上傳用戶：kingwide
微弱信號檢測的目的是從噪聲中提取有用信號，或用一些新技術和新方法來提高檢測系統輸出信號的信噪比。本文簡要分析了常用的微弱信號檢測理論，對小波變換的微弱信號檢測原理進行了進一步的分析。然后提出了微弱信號檢測系統的軟硬件設計，在闡述了系統的整體設計的基礎上，對電路所選芯片的結構和性能進行了簡單的介紹，選用了具有14位分辨率的4路并行A/D轉換器AD7865作為模數轉換器，且選用Xilinx公司的Spartan-3系列FPGA邏輯器件作為控制器，控制整個系統的各功能模塊。同時，利用FPGA設計了先入先出存儲器，充分利用系統資源，降低了外圍電路的復雜度，為電路調試及制板帶來了極大的方便，且提升了系統的采集速度和集成度。系統的軟件設計采用Verilog HDL語言編程，在Xilinx ISE軟件開發平臺上完成編譯和綜合，并選用ModelSim SE 6.0完成了波形仿真。關鍵詞：微弱信號檢測；信號調理：FPGA：AD7865；Verilog HDL信息時代需要獲取許多有用的信息，多數科學研究及工程應用技術所需的信息都是通過檢測的方法來獲取的。若被檢測的信號非常微弱，就很容易被噪聲湮沒，那么很難有效的從噪聲中檢測出有用信號。微弱信號在絕對意義上是指信號本身非常微弱，而在相對意義上是指信號相對于強背景噪聲而言的非常微弱，也就是指信噪比極低。人們進行長期的研究工作來檢測被噪聲所覆蓋的微弱信號，分析噪聲產生的原因以及規律，且研究被測信號的特點、相關性以及噪聲統計特性，從而研究出從背景噪聲中檢測有用信號的方法。1微弱信號檢測（Weak Signal Detection）技術2.3.41主要是提高信號的信噪比，從噪聲中檢測出有用的微弱信號。對于這些微弱的被測量（如：微振動、微流量、微壓力、微溫差、弱光、弱磁、小位移、小電容等），大多數都是利用相應的傳感器將微弱信號轉換為微弱電流或者低電壓，再經過放大器將其幅度放大到預期被測量的大小。
標簽： 微弱信號檢測
上傳時間： 2022-06-18
上傳用戶：canderile
目前國內的13.56MHzRFID讀卡器芯片市場上、荷蘭恩智浦公司的Mifare非接觸讀卡芯片系列中MFRC522系列具有低電壓、低功耗、小尺寸、低成本等優點。采用3.3V統一供電，工作頻率為13.56MHz，兼容ISO/IEC14443A及MIFARE模式。MFRC522主要包括兩部分，其中數字部分由狀態機、編碼解碼邏輯等組成；模擬部分由調制器、天線驅動器、接收器和放大器組成l。MFRC522的內部發送器無需外部有源電路即可驅動讀寫天線實現與符合ISO/IEC14443A或MIFARE標準的卡片的通訊。接收器模塊提供了一個強健而高效的解調和解碼電路，用于接收兼容ISO/IEC14443A和MIFARE的卡片信號。數字模塊控制全部ISO/IEC14443A幀和錯誤檢測（奇偶和CRC）功能。模擬接口負責處理模擬信號的調制和解調。非接觸式異步收發模塊配合主機處理通信協議所需要的協議。FIFO（先進先出）緩存使得主機與非接觸式串行收發模塊之間的數據傳輸變得更加快速方便。
上傳時間： 2022-06-25
上傳用戶：
