汽車儀表是駕駛員獲取汽車狀態信息的關鍵設備，對汽車的安全行駛起著重要的作用。近年來，隨著計算機、微電子和各種現場總線通信技術的廣泛應用，汽車電子技術得到了迅猛的發展，汽車儀表盤上顯示的信息不斷增加，傳統的機械式、電氣式組合儀表越來越無法滿足使用的需求。特別是隨著汽車GPS導航、自動駕駛等新技術的日趨成熟，汽車儀表成為集顯示、控制、通訊、娛樂為一體的汽車綜合信息顯示中心已經指日可待。 本文提出并設計了一種以ARM器件為CPU，以嵌入式Linux為操作系統的車載儀表盤系統。該儀表盤以嵌入式微處理器為核心，對汽車的各種信息狀態，如電池電壓、車速等參數進行采集、處理、顯示和報警提示，駕駛員根據報警提示的結果進行相應的處理，以使汽車安全正常行駛。儀表盤本身作為汽車CAN總線的一個節點，支持CAN通信，可以接收來自其它CAN節點的信息并顯示，也可以發送控制信息至其它CAN節點。該儀表盤在外型上不同于傳統的汽車儀表，其顯示端使用一個LCD顯示屏代替原有的顯示設備，汽車運行的所有狀態信息都在該屏上顯示，但為延續傳統的操作習慣，將原來的車速、發動機轉速等用指針顯示的信息在顯示屏上以模擬表的形式顯示。并對越限工況和各種違規操作，在顯示屏上以圖形指示燈的形式閃爍顯示并同時以真人語音進行提醒。 本文在簡要介紹了汽車儀表發展趨勢的基礎上，重點論述了嵌入式系統的開發流程和模式，包括開發平臺的搭建、驅動程序的開發、圖形顯示界面的開發和應用程序的設計。在嵌入式系統設計中，硬件、軟件的可裁剪是其最大的特點，因此，增加功能模塊(比如本系統中用到的CAN通信模塊、音頻輸出模塊等)是嵌入式系統設計中的一個重點和難點，所以本文重點之一是放在驅動模塊的設計上。同時，作為信息顯示中心，信息顯示要求及時、準確、有美感，因此，圖形界面的開發也是重點之一。 本課題所設計的汽車儀表，作為綜合信息顯示中心的一個雛形，可以方便地擴展GPS導航系統、汽車后視攝像系統、網絡系統等模塊，相信進一步的研究和開發，汽車綜合信息顯示中心將成為未來汽車上重要的一部分。
上傳時間： 2013-06-13
上傳用戶：情義強哥
隨著社會的發展，網絡視頻監控系統已經成為日常生產生活中的重要輔助設備，應用十分廣泛。當前視頻監控系統正逐步由模擬化走向數字化，隨著視頻壓縮技術和網絡技術的發展，開發新一代的基于計算機網絡和多媒體MPEG-4壓縮算法的視頻監控系統已成為整個行業技術發展的主要方向之一。人們有時會采用DSP與MPEG-4算法結合的方案來實現，也有的部門采用了片上系統(SOC)，但這些不但編程極度復雜，而且成本也過高。本文提出并研究設計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統的視頻監控系統方案，不僅開發便捷、成本低廉，而且實時性較好，適應范圍廣。 首先，采用軟硬件協同設計的思想提出了系統的總體設計方案，系統的整體架構分為攝像頭、云臺控制器、網絡視頻服務器以及客戶端PC機等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網接口芯片為硬件核心，對整個系統進行了模塊化的硬件電路的設計。根據S3C2410的特點及系統整體需求，完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數據處理模塊、以太網接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設計中充分體現了優化設計的技巧，并重點對網絡接口部分和視頻數據處理部分進行了詳細的硬件設計與說明。闡述了整個系統的工作流程。 第三，從應用需求出發，選擇嵌入式Linux操作系統作為本系統的軟件平臺，搭建了交叉式的開發環境，對bootloader進行了選擇，并給出了加載步驟。完成了對嵌入式Linux內核的選擇及移植。 第四，采用基于任務的設計方法對服務器端的軟件進行了總體設計，主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設計進行了簡要說明。 第五，由于數字視頻傳輸的實時性能和通過網絡傳輸以后客戶端接收的視頻圖像質量在本系統中至關重要，所以本文對傳輸信道和網絡協議進行了優化選擇，并詳細闡述了IP組播技術、流媒體傳輸協議等在圖像傳輸過程中的具體應用。
上傳時間： 2013-04-24
上傳用戶：sc965382896
嵌入式系統是以應用為中心，以計算機為基礎，并且軟硬件可裁剪，適用于應用系統對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統。嵌入式系統一般由嵌入式微處理器、外圍硬件設備、嵌入式操作系統以及用戶的應用程序4部分組成，用于實現對其它設備的控制、監視或管理等功能。其廣泛應用于控制領域、消費電子產品等行業，已成為現代電子領域的重要研究方向之一。而隨著電子技術，多媒體技術及網絡技術快速發展，視頻監控系統也正在向嵌入式，數字化，網絡化方向發展。嵌入式視頻監控系統充分利用大規模集成電路和網絡的科技成果，實現體積小巧，性能穩定，通訊便利的監控產品。本項的目的正是建立一個完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統的嵌入式視頻監控系統。 本項目是在 ARM 微處理器平臺上，移植嵌入式Linux操作系統，并完成視頻采集、壓縮、傳輸任務。系統采用 ARM 微處理器 AT91RM9200作為主處理器，以視頻采集芯片 ADV7181 作為視頻采集設備，用 H.263視頻壓縮協議對視頻數據進行壓縮，最后通過中興通信公司 MG815+CDMA通信模塊傳輸到服務器上。 本論文主要分成五個章節： 第一章:首先介紹ARM和嵌入式Linux操作系統的特點和當前的發展概況，然后說明了本文的課題背景及意義； 第二章:描述了硬件開發平臺。本系統采用了 ALTMEL 的AT91RM9200為核心的開發平臺，并擴展了以視頻采集模塊和CDMA無線傳輸模塊； 第三章:描述了本系統的軟件開發平臺，包括嵌入式Linux開發流程以及移植到具體硬件平臺需要完成的工作，如 U-Boot 的移植、Linux內核的編譯與裁剪、文件系統的制作等； 第四章:首先論述了本系統中的難點 FIFO 設備的驅動編寫，隨后在對H.263視頻壓縮編碼敘述的基礎上針對塊匹配運動估計給出了一種改進的菱形搜索算法代替原有的三步搜索法，并且通過實驗結果證明，經算法改進優化的新菱形算法優于原先的三步搜索法； 第五章:得出了實驗結果，完成了視頻數據的無線網絡傳輸。
上傳時間： 2013-04-24
上傳用戶：martinyyyl
二維條碼的識別和RFID技術是當今最主要的自動識別技術，分別適用于不同場合，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、倉儲、車輛識別等領域。 本文以RFID和條碼技術為基礎，設計出了一種新的應用模式：將RFID技術和條碼技術與可移動的智能終端相結合，移動智能終端設備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數據的采集主體，將采集到的數據傳送給后臺數據庫，實現對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統為平臺，具有可擴展功能的特性，支持基于WinCE開發的第三方軟件的使用，縮短了開發周期。 本文針對手持式設備的特點和實際要求，對終端軟硬件系統整體結構進行了規劃，在研究了基于ARM9體系結構的Samsung S3C2440A處理器的基礎上，完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設計，并利用Platform Builder工具定制了適用于終端的WinCE操作系統。最后提出了設計的不足和改進之處。
上傳時間： 2013-06-08
上傳用戶：zhoujunzhen
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。 本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。 第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
JPEG2000是新一代的靜態圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區域編碼等，因而它具有廣闊的應用前景，特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現將會占用大量的處理器時間和內存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用，打開巨大的潛在市場，研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現該算法并進行優化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結合的硬件實現方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸的能力，而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析，并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
最新的研究進展是OFDM的出現，并且在2000年出現了第一個采用此技術的無線標準(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數據速率，因此可以預想在第四代系統中也將使用此技術。 寬帶應用和高速率數據傳輸是OFDM調制/多址技術通信系統的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統”一年以來的研發工作，對OFDM通信系統及相關技術有了深入的理解，積累了大量實際經驗，并在相關工作中取得了部分研究成果。 另一方面，關于寬帶自適應均衡技術的研究在近年來也引起了廣泛的關注。它是補償信道畸變的重要的技術之一。作者通過參與該項目FPGA部分的開發與調試工作，基于單片FPGA實現了均衡部分；此外，作者在頻域自適應均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據上述工作的內容展開的。 首先介紹了本課題相關技術的發展情況，主要包括：OFDM系統的技術原理、技術優勢、歷史和現狀，均衡技術的特點和發展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器，均是單載波非擴頻數字調制中常用到的均衡器和均衡算法，為接下來的進一步研究作理論參考。 接著，論述了均衡必須用到的信道估計技術。重點就該方案的核心算法(頻域均衡算法)進行了數學上進行了較深入的研究，建立系統模型，并據此推導了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內插。采用WSSUS信道模型進行了計算機仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統地、有重點地對該方案的原理和實質進行了較深入的討論。歸納比較了各種算法的算法復雜度和能達到的性能，并且結合信道糾錯編解碼進行了細致的分析。進一步嘗試設計了無線局域網OFDM系統的設計，采用典型的歐洲Hyperlan2系統為例，把研究成果引入到實際的整個系統中來看。結合具體的系統指出了該均衡算法在抗衰落和相位偏移方面的應用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統實現頻域自適應均衡的方法，主要給出了設計方法、時序仿真結果和處理速度估值等；并結合最新的FPGA發展動態和特點，對基于FPGA實現其他均衡算法的升級空間進行了討論。 本文的結束語中，對作者在本文中所作貢獻進行了總結，并指出了仍有待深入研究的幾個問題。
上傳時間： 2013-04-24
上傳用戶：
