一個自己用keil和Proteus設(shè)計的C51頻率計代碼,與大家一同分享!
標(biāo)簽： Proteus keil C51 頻率計
上傳時間： 2013-08-17
上傳用戶：fengweihao158@163.com
在CPLD內(nèi)實現(xiàn)聲調(diào)和時間的控制，在LATTICE的ISPLEVER6.1下編譯通過。可以修改定時時間進行聲調(diào)的修改
標(biāo)簽： CPLD 聲調(diào) 控制
上傳用戶：ysystc699
altera的幾種新型的FPGA的配置方法和使用心得
標(biāo)簽： altera FPGA 配置方法
上傳用戶：giraffe
cold的開發(fā)和應(yīng)用，非常有用，資料很詳細(xì)很全
標(biāo)簽： cold
上傳時間： 2013-08-19
上傳用戶：kxyw404582151
主要介紹FPGA設(shè)計的指導(dǎo)性原則和具體準(zhǔn)則。
標(biāo)簽： FPGA 準(zhǔn)則
上傳用戶：nanfeicui
實現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯.
標(biāo)簽： ISA 模擬 數(shù)字轉(zhuǎn)換 數(shù)字
上傳用戶：talenthn
自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
標(biāo)簽： FPGA 頻率計 模塊化設(shè)計 仿真
上傳時間： 2013-08-20
上傳用戶：wanqunsheng
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)。采用了狀態(tài)機和流水線技術(shù)，使得在面積和速度上達到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計以增強該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標(biāo)簽： 3DES FPGA 加密算法 算法
上傳用戶：HGH77P99
嵌入式工程師必要的參考材料，mcu 和 CPLD 綜合運用 ,本資料有大量的實例可供參考，下完后記得收藏本站哦。
標(biāo)簽： CPLD mcu
上傳用戶：199311
利用Proteus 6和keil仿真ARM單片機LPC2414的源程序及Proteus原理圖.
標(biāo)簽： Proteus 2414 keil ARM
上傳時間： 2013-08-21
上傳用戶：歸海惜雪
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
