】本文介紹了一個(gè)使用單片機(jī)和CPLD聯(lián)合控制步進(jìn)電機(jī)的方案。首先闡明步進(jìn)電機(jī)的工作原理及控制方法，然后\r\n提出了系統(tǒng)的軟硬件設(shè)計(jì)框架，詳細(xì)討論了單片機(jī)和CPLD的邏輯接口問題和交換數(shù)據(jù)的協(xié)議，以及用狀態(tài)機(jī)來設(shè)計(jì)脈沖分配器\r\n的方法。
標(biāo)簽： CPLD 用單片機(jī) 控制 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-14
上傳用戶：y13567890
pulse_sequence.vhd 并行脈沖控制器\r\nlight.vhd.vhd 交通脈沖控制器\r\ndivision1.vhd 電壓脈沖控制器中的分頻\r\nad.vhd 電壓脈沖控制器中的A/D控制\r\ncode.vhd 電壓脈沖控制器中的脈沖運(yùn)算模塊\r\nvoltage2.bdf 電壓脈沖控制系統(tǒng)
標(biāo)簽： FPGA 脈沖控制 源代碼
上傳時(shí)間： 2013-08-15
上傳用戶：Zxcvbnm
Altera cyclone ep1c6對sram idt71系列的讀寫時(shí)序控制
標(biāo)簽： cyclone Altera ep1c6 sram
上傳時(shí)間： 2013-08-16
上傳用戶：13681659100
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語言
上傳用戶：梧桐
FPGA芯片的電源控制的 選擇,基礎(chǔ)要求
標(biāo)簽： FPGA 芯片 電源控制
上傳時(shí)間： 2013-08-17
上傳用戶：zhichenglu
在CPLD內(nèi)實(shí)現(xiàn)聲調(diào)和時(shí)間的控制，在LATTICE的ISPLEVER6.1下編譯通過。可以修改定時(shí)時(shí)間進(jìn)行聲調(diào)的修改
標(biāo)簽： CPLD 聲調(diào) 控制
上傳用戶：ysystc699
基礎(chǔ)知識,ARM的開發(fā)利用,MCU的控制
標(biāo)簽： ARM MCU 控制
上傳用戶：蔣清華嗯
FPGA控制VGA接口顯示漢字!VHDL源碼!喜歡的朋友可以看看!
標(biāo)簽： FPGA VGA 控制 接口
上傳時(shí)間： 2013-08-19
上傳用戶：gundamwzc
adi串行AD AD9229的控制使用ISE平臺 Verilog語言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
實(shí)現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯.
標(biāo)簽： ISA 模擬 數(shù)字轉(zhuǎn)換 數(shù)字
上傳用戶：talenthn
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
