<input id="ui8iy"></input>
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求新的高速的數(shù)字信號(hào)處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對(duì)單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號(hào)脈沖壓縮理論，選擇合適的加窗函數(shù)，對(duì)線性調(diào)頻信號(hào)進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號(hào)處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
標(biāo)簽： FPGA 雷達(dá) 處理機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：suonidaoke
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-07
上傳用戶：kikye
07電子設(shè)計(jì)大賽論文 2007年全國(guó)電子設(shè)計(jì)大賽論文（A~J題）
標(biāo)簽： 2007 全國(guó)電子 設(shè)計(jì)大賽 論文
上傳時(shí)間： 2013-05-26
上傳用戶：qoovoop
SIMCOM公司的SIM300的AT指令中文翻譯
標(biāo)簽： SIM 300 AT指令
上傳時(shí)間： 2013-06-08
上傳用戶：wlyang
本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核FFT V2.2.0實(shí)現(xiàn)了變換長(zhǎng)度為1024 點(diǎn)的高速?gòu)?fù)數(shù)FFT 算法，提出了一種在Nios 嵌入式系統(tǒng)中定制用戶FFT 算
標(biāo)簽： Nios FFT 定制 處理器
上傳用戶：hfmm633
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語(yǔ)言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來(lái)的內(nèi)存過度消耗難題。接下來(lái)，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
標(biāo)簽： ARM 指令集 仿真器
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器（或片外存儲(chǔ)器接口）集成在單一芯片上。SoC產(chǎn)品不斷朝著體積小、功能強(qiáng)的方向發(fā)展，芯片內(nèi)部整合越來(lái)越多的功能。ARM架構(gòu)作為嵌入式系統(tǒng)流行的應(yīng)用，其應(yīng)用的擴(kuò)展面臨軟件擴(kuò)充的問題，而X86平臺(tái)上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺(tái)，則可以在一定程度上解決軟件擴(kuò)充的問題。 本論文針對(duì)X86指令在ARM中兼容的應(yīng)用，以智能手機(jī)的應(yīng)用為例，提出了基于ARM嵌入式平臺(tái)，使用X86指令到ARM指令的二進(jìn)制翻譯模塊，達(dá)到對(duì)X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標(biāo)準(zhǔn)。對(duì)Multi-layer總線結(jié)構(gòu)進(jìn)行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結(jié)構(gòu)，從Bus Matrix模塊的內(nèi)部矩陣結(jié)構(gòu)和系統(tǒng)架構(gòu)兩方面針對(duì)系統(tǒng)的特點(diǎn)作出優(yōu)化。 最后介紹了論文采用的事物級(jí)模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結(jié)果的比較，驗(yàn)證了利用二進(jìn)制翻譯模塊實(shí)現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構(gòu)較適合于X86翻譯系統(tǒng)的應(yīng)用。
標(biāo)簽： ARM X86 SoC
上傳時(shí)間： 2013-06-28
上傳用戶：釣鰲牧馬
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國(guó)際先進(jìn)技術(shù)相比，我國(guó)在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù)，填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的，我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無(wú)“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
復(fù)費(fèi)率CPU卡電能表ESAM及卡操作指令流程
標(biāo)簽： ESAM CPU 復(fù)費(fèi)率 電能表
上傳時(shí)間： 2013-05-22
上傳用戶：xiaoxiang
上傳時(shí)間： 2013-07-28
上傳用戶：hxy200501
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
