cpld ep240硬件開發(fā)圖紙文檔,為CPLD開發(fā)提供平臺(tái)
標(biāo)簽： cpld 240 ep 硬件開發(fā)
上傳時(shí)間： 2013-08-19
上傳用戶：yeluorag
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽： VHDL CAN 硬件 程序
上傳時(shí)間： 2013-08-20
上傳用戶：jiiszha
對(duì)CPLD學(xué)習(xí)者有幫助，既講解了硬件的結(jié)構(gòu)，又講述了VHDL語言的應(yīng)用
標(biāo)簽： CPLD VHDL 硬件結(jié)構(gòu) 語言
上傳用戶：leyesome
FPGA相關(guān)硬件仿真程序，編譯環(huán)境QUARTER Ⅱ。
標(biāo)簽： FPGA 硬件仿真 程序
上傳用戶：lanhuaying
這是我寫的51單片機(jī)控制LCD的程序 用c寫的 在proteus 6.9中仿真成功 并且實(shí)際硬件調(diào)試也成功的
標(biāo)簽： proteus LCD 6.9 51單片機(jī)
上傳時(shí)間： 2013-08-21
上傳用戶：wwwe
學(xué)習(xí)vhdl硬件描述語言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
標(biāo)簽： vhdl 硬件描述語言 代碼
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
在硬件設(shè)計(jì)中，一般都要了解單片機(jī)和FPGA的接口，這是非常重要的，單片機(jī)與FPGA的接口講的非常清楚
標(biāo)簽： 硬件設(shè)計(jì)
上傳用戶：zuozuo1215
DSP＋FPGA的實(shí)時(shí)圖像處理硬件系統(tǒng)設(shè)計(jì),介紹了兩個(gè)系統(tǒng)之間的聯(lián)系
標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像 硬件
上傳時(shí)間： 2013-08-24
上傳用戶：ZZJ886
基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功
標(biāo)簽： FPGA 硬件電路
上傳時(shí)間： 2013-08-30
上傳用戶：牧羊人8920
基于FPGA的樂曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并“梁祝”在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功。音樂優(yōu)美
標(biāo)簽： FPGA 硬件 電路設(shè)計(jì)
上傳用戶：zhangzhenyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
