隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負責完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求，當最快的數(shù)字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。 首先，針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制，設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進措施。 其次，分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點，采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA)，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作，顯著提高了運算效率。此外，還對相關(guān)運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達到了設(shè)計要求。
標簽： FPGA 數(shù)字信號處理 算法研究
上傳時間： 2013-06-09
上傳用戶：zgu489
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點拉遠系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點研究TD—SCDMA頻點拉遠系統(tǒng)的FPGA設(shè)計與實現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實現(xiàn)業(yè)務(wù)的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點拉遠系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關(guān)控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
上傳時間： 2013-07-20
上傳用戶：rishian
數(shù)字信號發(fā)生器是數(shù)字信號處理中不可缺少的調(diào)試設(shè)備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設(shè)計專用的數(shù)字信號發(fā)生器，用以達到發(fā)送雷達信號的要求。在本文中提出了使用PCI接口的專用數(shù)字信號發(fā)生器方案。 該方案的目標是能夠采錄雷達信號，把信號發(fā)送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發(fā)生器具有發(fā)送信號的功能，可以把不同形式的信號文件發(fā)送到檢測端口，用于設(shè)備調(diào)試。 在本文中系統(tǒng)設(shè)計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設(shè)計加上外圍電路來實現(xiàn)的。在硬件設(shè)計中，最主要的是FPGA邏輯設(shè)計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發(fā)送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數(shù)據(jù)的功能。 在本文中軟件部分包括驅(qū)動軟件和應(yīng)用軟件。驅(qū)動軟件采用PLXSDK驅(qū)動開發(fā)，通過控制PCI總線完成數(shù)據(jù)的采錄和發(fā)送。應(yīng)用軟件中包括數(shù)據(jù)提取和數(shù)據(jù)發(fā)送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數(shù)據(jù)傳輸?shù)囊螅_到SPI傳輸?shù)乃俣纫螅軌蛲瓿珊桔E提取，以及數(shù)據(jù)傳輸。
標簽： FPGA 數(shù)字信號發(fā)生器
上傳時間： 2013-07-14
上傳用戶：腳趾頭
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設(shè)計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計和進一步擴展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
隨著計算機技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復用/解復用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：幾何公差
0 引言 開關(guān)電源具有效率高、重量輕、體積小，穩(wěn)壓范圍寬等突出優(yōu)點，從20世紀中期問世以來，發(fā)展極其迅猛，在計算機、通信、航天、辦公和家用電器等方面得到了廣泛的應(yīng)用，大有取代線性穩(wěn)壓電源之勢。提高電路的集成化是開關(guān)電源的追求之一，對中小功率開關(guān)電源來說是實現(xiàn)單片集成化。開關(guān)集成穩(wěn)壓器是指將控制電路、功率開關(guān)管和保護電路等集成在一個芯片內(nèi)，而由開關(guān)集成穩(wěn)壓器構(gòu)成的開關(guān)電源就稱之為單片開關(guān)電源。
標簽： 大功率 單片開關(guān) 電源設(shè)計
上傳時間： 2013-04-24
上傳用戶：zl5712176
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法，以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設(shè)計的技巧與方法，給出了整個系統(tǒng)設(shè)計的原理與實現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實現(xiàn)，并由此設(shè)計了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調(diào)，調(diào)節(jié)步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
根據(jù)雷達、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求新的高速的數(shù)字信號處理實現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達處理機實現(xiàn)進行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進行脈沖壓縮，得出仿真結(jié)果；完成了雷達信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實現(xiàn)32階濾波器，進行了脈沖壓縮處理。
上傳時間： 2013-04-24
上傳用戶：suonidaoke
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
