一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場(chǎng)可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡(jiǎn)單，無直流，低頻成份少，可打破長(zhǎng)連0和提取同步方便等優(yōu)點(diǎn)。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計(jì)方案。 該研究的總體設(shè)計(jì)方案包括用MATLAB進(jìn)行HDB3編譯碼算法的驗(yàn)證，基于FPGA的HDB3碼編譯碼設(shè)計(jì)與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計(jì)的可靠性，首先是進(jìn)行編譯碼的算法驗(yàn)證；其次通過在FPGA的集成設(shè)計(jì)環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進(jìn)行時(shí)序仿真；最后將算法驗(yàn)證結(jié)果與仿真結(jié)果作一對(duì)比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計(jì)具有體積小，譯碼簡(jiǎn)單，編程靈活，集成度高，可靠等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-05-26
上傳用戶：teddysha
0 引言 開關(guān)電源具有效率高、重量輕、體積小，穩(wěn)壓范圍寬等突出優(yōu)點(diǎn)，從20世紀(jì)中期問世以來，發(fā)展極其迅猛，在計(jì)算機(jī)、通信、航天、辦公和家用電器等方面得到了廣泛的應(yīng)用，大有取代線性穩(wěn)壓電源之勢(shì)。提高電路的集成化是開關(guān)電源的追求之一，對(duì)中小功率開關(guān)電源來說是實(shí)現(xiàn)單片集成化。開關(guān)集成穩(wěn)壓器是指將控制電路、功率開關(guān)管和保護(hù)電路等集成在一個(gè)芯片內(nèi)，而由開關(guān)集成穩(wěn)壓器構(gòu)成的開關(guān)電源就稱之為單片開關(guān)電源。
標(biāo)簽： 大功率 單片開關(guān) 電源設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zl5712176
本書對(duì)常用電子電路的設(shè)計(jì)和調(diào)試方法進(jìn)行了介紹。其中包括分立元件放大電路，集成運(yùn)放應(yīng)用電路，波形產(chǎn)生、轉(zhuǎn)換電路，功放電路，常用光電子器件應(yīng)用電路，電源電路，數(shù)字電路和單片機(jī)應(yīng)用電路的設(shè)計(jì)與調(diào)試等。對(duì)各種電路的構(gòu)成、各元器件功用作簡(jiǎn)要介紹，對(duì)每一元器件選擇給出估算公式或經(jīng)驗(yàn)數(shù)據(jù)，使之選擇有依據(jù)。把重點(diǎn)放在集成電路包括單片集成測(cè)量放大器、集成光電隔離放大器、集成有源濾波器等集成電路的應(yīng)用設(shè)計(jì)上。由簡(jiǎn)到繁、由易到難列舉了大量的實(shí)用電路設(shè)計(jì)和綜合應(yīng)用設(shè)計(jì)示例。 本書通俗易懂。讀者通過本書的學(xué)習(xí)，對(duì)電子電路設(shè)計(jì)與調(diào)試有一清晰的思路，培養(yǎng)電子電路設(shè)計(jì)能力和調(diào)試能力。本書對(duì)大、中專電類專業(yè)高年級(jí)學(xué)生和工程技術(shù)人員是有實(shí)用價(jià)值的參考書，也可作為高校相關(guān)專業(yè)的教材和課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)參考書。
標(biāo)簽： zip 實(shí)用電子電路 調(diào)試
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求新的高速的數(shù)字信號(hào)處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對(duì)單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號(hào)脈沖壓縮理論，選擇合適的加窗函數(shù)，對(duì)線性調(diào)頻信號(hào)進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號(hào)處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
上傳時(shí)間： 2013-04-24
上傳用戶：suonidaoke
最新的研究進(jìn)展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個(gè)采用此技術(shù)的無線標(biāo)準(zhǔn)(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國(guó)家863計(jì)劃項(xiàng)目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作，對(duì)OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實(shí)際經(jīng)驗(yàn)，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補(bǔ)償信道畸變的重要的技術(shù)之一。作者通過參與該項(xiàng)目FPGA部分的開發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實(shí)現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢(shì)、歷史和現(xiàn)狀，均衡技術(shù)的特點(diǎn)和發(fā)展等。末尾敘述了本課題的來源和研究意義，并簡(jiǎn)介了作者的主要工作和貢獻(xiàn)。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時(shí)域均衡器，均是單載波非擴(kuò)頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來的進(jìn)一步研究作理論參考。 接著，論述了均衡必須用到的信道估計(jì)技術(shù)。重點(diǎn)就該方案的核心算法(頻域均衡算法)進(jìn)行了數(shù)學(xué)上進(jìn)行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進(jìn)行了計(jì)算機(jī)仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點(diǎn)地對(duì)該方案的原理和實(shí)質(zhì)進(jìn)行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達(dá)到的性能，并且結(jié)合信道糾錯(cuò)編解碼進(jìn)行了細(xì)致的分析。進(jìn)一步嘗試設(shè)計(jì)了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計(jì)，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實(shí)際的整個(gè)系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號(hào)芯片針對(duì)OFDM系統(tǒng)實(shí)現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計(jì)方法、時(shí)序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動(dòng)態(tài)和特點(diǎn)，對(duì)基于FPGA實(shí)現(xiàn)其他均衡算法的升級(jí)空間進(jìn)行了討論。 本文的結(jié)束語中，對(duì)作者在本文中所作貢獻(xiàn)進(jìn)行了總結(jié)，并指出了仍有待深入研究的幾個(gè)問題。
上傳時(shí)間： 2013-04-24
上傳用戶：
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡(jiǎn)易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡(jiǎn)要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對(duì)本課題作了簡(jiǎn)要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過程和設(shè)計(jì)手段,首先將簡(jiǎn)易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對(duì)設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對(duì)FPGA和RISC這兩大課題,對(duì)RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡(jiǎn)指令集計(jì)算機(jī)的原理,通過該設(shè)計(jì)的實(shí)踐對(duì)ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽： FPGA 指令集 計(jì)算機(jī)
上傳時(shí)間： 2013-05-21
上傳用戶：hewenzhi
ISO和ITU-T制定的一系列視頻編碼國(guó)際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲(chǔ)應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲(chǔ)容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢(shì)，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺(tái)上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn)，建立一個(gè)可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進(jìn)行門級(jí)電路設(shè)計(jì)的原型，構(gòu)建一個(gè)片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景，通過使用離散余弦變換和熵編碼，對(duì)運(yùn)動(dòng)圖像從空間上進(jìn)行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲(chǔ)和編輯等方面的要求。同時(shí)，系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低，功能模塊在作適當(dāng)?shù)母膭?dòng)后可為解碼器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合，滿足工程樣機(jī)的前期研發(fā)需要。
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽： FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號(hào)通過碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過5b6b解碼后,分接出各路信號(hào).
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時(shí)間： 2013-07-23
上傳用戶：lansedeyuntkn
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
