隨著系統芯片(SoC)設計復雜度不斷增加,使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間,但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規模和復雜的系統性,除了大量硬件模塊之外,SoC還需要大量的同件和軟件,如操作系統,驅動程序以及應用程序等。面對SoC數目眾多的硬件模塊,復雜的嵌入式軟件,由于軟件仿真速度和仿真模犁的局限性,驗證往往難以達到令人滿意的要求,耗費了大最的時間,將給系統芯片的上市帶來嚴重的影響。為了減少此類情況的發生,在流樣片之前,進行基于FPGA的系統原型驗證,即在FPGA上快速地實現SoC設計中的硬件模塊,讓軟件模塊在真正的硬件環境中高速運行,從而實現SoC設計的軟硬件協同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。 在簡要分析幾種業內常用的驗證技術的基礎上,本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數碼相機系統芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計,介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現,并采用基于模塊的FPGA設計實現方法,加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現以及原型驗證平臺的軟硬協同驗證的過程。通過軟硬協同驗證,本文實現了PC機對整個驗證平臺的摔制,達到了良好的驗證效果,且滿足了預期的設計要求。
標簽:
SoC
系統芯片
原型
驗證技術
上傳時間:
2013-07-02
上傳用戶:dsgkjgkjg