本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現結構。并主要研究了USB器件端處理器的RTL級實現及FPGA原型驗證、和ASIC實現研究，包括從模型建立、算法仿真、各個模塊的RTL級設計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預定的48MHz，等效門面積不超過1萬門，完全可應用于SOC設計中。 本文重點對嵌入式USB器件端處理器的FPGA實現作了研究。為了準確測試本處理器的運行情況，本文應用串口傳遞測試數據入FPGA開發板，測試模塊讀入測試數據，發送入PC機的主機端。通過NI-VISA充當軟件端，檢驗測試數據的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
基于手姿態的人機交互是以實現自然的人機交互為研究目標，可提高計算機的可操作性，同時使計算機能夠完成更加復雜的任務。而基于ARM的嵌入式系統具有功耗低、體積小、集成度高等特點，嵌入式與具體應用有機地結合在一起，具有較長的生命周期，能夠根據特定的需求對軟硬件進行合理剪裁。結合嵌入式技術的手姿態跟蹤設備能夠實時的檢測出人機交互系統中人手的位置與角度等數據，并將這些數據及時反饋給計算機虛擬系統來進行人機交互，提高跟蹤設備的可靠性和空間跟蹤精度。 通過對嵌入式開發過程以及對控制系統構成的分析，確定了手姿態信號輸入方案及系統的軟硬件總體設計方案。通過對目前流行的眾多嵌入式處理器的研究、分析、比較選擇了S3C2440處理器作為系統開發硬件核心，詳細介紹了S3C2440的相關模塊的設計，包括存儲單元模塊、通信接口模塊、JATG接口電路。同時設計了系統的外圍電路像系統時鐘電路、電源電路、系統復位電路。 選擇更適合于ARM開發的Linux系統作為軟件開發平臺。實現了Linux系統向開發板的移植、Bootloader的啟動與編譯、設備驅動程序的開發；根據手姿態信號輸入方案系統采用分模塊、分層次的方法設計了系統的應用程序——串口通信程序及手姿態識別子程序。通過分析常用的手姿態識別算法，系統采用基于神經網絡的動態時間規整與模板匹配相結合的動態手姿態識別算法。并依據相應的軟硬件測試方法對系統進行了分模塊調試及系統的集成。
上傳時間： 2013-07-11
上傳用戶：songyuncen
easy，51pro，3.0編程器在2.0的基礎上增加了更多的芯片器件
上傳時間： 2013-07-25
上傳用戶：qazwsc
I2C總線規范與I2C器件C51讀寫程序 本文簡要介紹了I2C總線，并給出了I2C器件的C51讀寫程序，極大的方便了大家對I2C總線的學習和設計應用。程序設計采用模塊化設計，方便
上傳時間： 2013-06-22
上傳用戶：763274289
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間： 2013-06-20
上傳用戶：小碼農lz
光電子器件模型與OEIC模擬 作者：陳維友;楊樹人;劉式墉 本書是作者多年來在光電子器件電路模型和光電集成回路計算機輔助分析研究方面的工作總結。
上傳時間： 2013-04-24
上傳用戶：lty6899826
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
半導體器件物理基礎 電子入門到精通
上傳時間： 2013-04-24
上傳用戶：唐僧他不信佛
反激式轉換器在筆記本適配器市場很普及，這種轉換器工作在電流模式控制，使其非常適合于低成本且堅固的結構。這類轉換器的典型應用如圖1所示。其中的控制器采用了NCP1271，這一器件工作在固定頻率電流模式控制，包含眾多的實用特性，如基于定時器的短路保護、提供利于抑制電磁干擾(EMI)信號的頻率調制技術，以及工作在軟工作模式的跳周期功能，以滿足沒有可聽噪聲時的待機能耗要求。這些轉換器通常用于低電源輸入時工作在連續導電模式(CCM)以降低導電損耗，而在高電源輸入時自然轉換到非連續導電模式(DCM)工作。在本文的案例中，假定硬件設計已經完成，這表示已經選擇好變壓器初級電感Lp、變壓器匝數比N及剩余元件。TL431單獨考慮，等待選擇補償元件。
上傳時間： 2013-06-03
上傳用戶：cjl42111
·內容簡介：以數字信號處理器(DSP)為核心的實時數字信號處理技術正在迅猛發展，各種類型的DSP分別適應了不同領域的應用要求。本書根據當今最新的DSP和外圍器件技術水平，著重介紹了國內外最常用的4種定點和浮點DSP的原理和應用；全面介紹了DSP的結構特點、指令體系、軟件編程、硬件設計和軟硬件調試方法；結合具體實例講述了如何針對不同應用場合，設計DSP的軟硬件。 &n
上傳時間： 2013-04-24
上傳用戶：tyg88888
